一种集成无源器件及其制作方法和集成电路与流程

本申请涉及电子器件和无线通讯领域，尤其涉及一种集成无源器件及其制作方法和集成电路。

背景技术：

集成无源器件(integratedpassivedevice，ipd)是一系列专用工艺技术的集合，指在一块芯片上集成多个无源器件，提供高集成度和高性能的器件。集成无源器件在许多领域都有应用，如手持设备、手机、无线局域网络(wirelesslocalareanetwork，wlan)和射频模块等；典型的ipd可以有效地替代十几到几十个分立器件，而在某些情况下，2-3个集成无源器件足以替代100个分立器件。与其它技术(如表面贴装器件和低温共烧陶瓷)相比，ipd在规模、成本和性能方面具有竞争优势。基于半导体制造工艺的集成无源器件(ipd)工艺技术非常适合用于实现阻抗匹配电路、生产便携式无线和射频应用中使用的无源器件，如电感、电容、电阻、巴伦、滤波器、耦合器、功分器和双工器。ipd器件高q值可以减少rf信号传输路径中的损耗，从而提高无线系统的电池性能和改进接收；并且使匹配电路和滤波器的尺寸大为减少。ipd也为射频封装系统提供了一种经济有效的解决方案，由于对5g通信、手持无线设备在尺寸、成本和功能上的不断需求而引起越来越多的关注。

随着技术的迅速发展，制造商们正在竞相提供尽可能缩小尺寸和更多功能的产品。目前所有的元件都是布局在一个平面，芯片的面积可以大致为各个元件的面积之和，这样芯片的面积就变得很大，导致产品成本增加。

技术实现要素：

本申请的目的是提供一种可以减小芯片面积的集成无源器件及其制作方法和集成电路。

本申请公开了一种集成无源器件，至少包括第一功能层，以及堆叠制作在所述第一功能层表面的第二功能层；所述第一功能层集成了第一无源器件，所述第二功能层集成了第二无源器件。

可选的，所述集成无源器件包括第三功能层，所述第三功能层设置在所述第二功能层上，所述第三功能层集成了第三无源器件；所述第一无源器件、所述第二无源器件和所述第三无源器件包括电容、电感或电阻。

可选的，所述第一无源器件为电感，所述第二无源器件为电容，所述第三无源器件为电阻；所述第一功能层为电感层，所述第二功能层为电容层，所述第三功能层为电阻层。

可选地，所述第一功能层是电容层或电感层，所述第二功能层是电感层或电阻层，所述第三功能层是电容层或电感层。

可选地，所述集成无源器件包括多层堆叠设置的电容层、多层堆叠设置的电感层，和多层堆叠设置的电阻层。

可选的，所述集成无源器件包括堆叠设置的衬底、第一钝化层、电感层、第一金属间介质层、电容层、第二金属间介质层、第三金属间介质层、电阻层和第二钝化层。

可选的，所述电容层包括多个电容，所述电容包括下电极、电容介质、上电极和第一金属连线，所述下电极设置在所述第一金属间介质层上，所述电容介质设置在所述下电极上，所述上电极和第一金属连线设置在所述电容介质上；所述下电极与所述电感层中的电感连通，所述上电极和第一金属连线与所述电阻层中的电阻连通。

可选的，所述集成无源器件包括背孔和背面金属层，所述背孔贯穿所述衬底和第一钝化层，所述背面金属层设置在所述衬底的下表面，通过所述背孔与所述电感连接。

可选的，所述第一功能层中的多个第一无源器件同制程形成，所述第二功能层中的多个第二无源器件同制程形成，所述第三功能层中的多个第三无源器件同制程形成。

可选的，所述第一功能层至少包括堆叠而成的第一电感层和第二电感层，所述第二功能层至少包括堆叠而成的第一电容层和第二电容层。

本申请还公开了一种集成无源器件的制作方法，包括步骤：

形成衬底；

在所述衬底上形成包括多个第一无源器件的第一功能层；以及

在所述第一功能层上形成包括多个第二无源器件的第二功能层。

本申请还公开了一种集成电路，包括如上所述的集成无源器件。

相比于将多种无源器件设置在一个平面上的技术方案来说，本申请通过将无源器件堆叠设置，从而减小芯片的表面积，节省电路板空间，有利于减小芯片成本，并提高芯片的电性能。

附图说明

所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1是一种集成无源器件的截面示意图；

图2是一种集成无源器件的平面示意图；

图3是本申请一实施例的一种集成电路的示意图；

图4是本申请一实施例的一种集成无源器件的示意图；

图5是本申请一实施例的一种含背孔工艺的集成无源器件的示意图；

图6是本申请一实施例的一种集成无源器件中电感的平面示意图；

图7是本申请一实施例的一种集成无源器件中电容的平面示意图；

图8是本申请一实施例的一种集成无源器件中电阻的平面示意图；

图9是本申请另一实施例的一种集成无源器件中电感的平面示意图；

图10是本申请另一实施例的一种集成无源器件中电容的平面示意图；

图11是本申请另一实施例的一种集成无源器件中电阻的平面示意图；

图12是本申请另一实施例的一种集成无源器件的示意图；

图13是图12中集成无源器件的电感和电阻的平面示意图；

图14是图12中集成无源器件的电容的平面示意图；

图15是本申请另一实施例的另一种集成无源器件的示意图；

图16是图15中集成无源器件的电感的平面示意图；

图17是图15中集成无源器件的电容和电阻的平面示意图；

图18是本申请一实施例的一种电感的示意图；

图19是本申请一实施例的另一种电感的示意图；

图20是本申请一实施例的一种电感制作方法的流程图；

图21是本申请一实施例的一种电容的示意图；

图22是本申请一实施例的一种电容的制作方法流程图；

图23是本申请一实施例的一种电阻薄膜的工作示意图；

图24是本申请一实施例的一种电阻制作方法的流程图；

图25是本申请另一实施例的一种集成无源器件制作方法的流程图。

其中，100、集成电路；200、集成无源器件；210、第一功能层；211、第一无源器件；212、第一电感层；213、第二电感层；220、第二功能层；221、第二无源器件；222、第一电容层；223、第二电容层；230、第三功能层；231、第三无源器件；240、电感；241、电感输入电极；242、电感输出电极；243、金属层；244、光刻胶；250、电容；251、下电极；252、电容介质；253、上电极；254、第一金属连线；260、电阻；261、介质层；262、电阻薄膜；310、衬底；320、第一钝化层；330、第一金属间介质层；340、第二金属间介质层；350、第三金属间介质层；360、第二钝化层；370、背孔；380、背面金属层。

具体实施方式

需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。

在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。

另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

下面参考附图和可选的实施例对本申请作详细说明。

随着技术的迅速发展，制造商们正在竞相提供尽可能缩小尺寸和更多功能的产品。一些积极影响集成无源器件市场的因素包括：1)由于在消费电子产品(如移动电话)和医疗应用(如植入式设备)中越来越多地采用ipd，该产品有很大的增长空间；2)系统中部件的小型化，使其更可靠和紧凑，导致了这一市场的增长；3)射频模块在移动通信系统、无线监控系统、无线家庭自动化系统等应用中的使用有了巨大的增长。这些都是推动市场增长的重要因素。移动设备正在变得越来越小，同时执行更多的功能。所有这些都与设备的硬件设计有关，而集成无源器件是这一发展中的一个重要部分。这些器件有助于降低电子器件的成本和互连复杂度，提高器件性能、成品率和可靠性。这些器件用于射频模块，包括蜂窝和wi-fi应用。在无线系统中，技术的发展已经导致集成无源设备的体积缩小，电池性能提高，信号接收能力增强。ipd将广泛应用于移动电话、平板电脑等互联设备中，同时也将逐渐进入汽车电子、消费电子和医疗保健产品等领域。

如图1所示，图1是一种集成无源器件200(ipd)的截面示意图，图中有三种无源器件，即电感240、电容250和电阻260，通过半导体加工工艺制作在晶圆衬底310上，形成集成无源器件200(ipd)。其中电容250、电感240和电阻260组成的rlc电路可以通过设计制作成不同的器件，如巴伦、滤波器、双工器、耦合器、功分器以及各种匹配电路等。图1中所有的元件都是布局在一个平面，其平面示意图如图2所示，示例中两个电感240、三个电容250和两个电阻260集成制作在一颗芯片上，通过金属互联形成一个rlc电路。芯片的面积可以大致为各个元件的面积之和。在复杂的电路中，可能会有十几个甚至几十个元件，这样芯片的面积就变得很大，导致产品成本增加。

如图3和图4所示，作为本申请的一实施例，公开了一种集成电路100，所述集成电路100包括巴伦、滤波器、双工器、耦合器、功分器或各种匹配电路等器件，这些器件为集成无源器件200，所述集成无源器件200至少包括第一功能层210，以及堆叠制作在第一功能层210表面的第二功能层220；所述第一功能层210集成了第一无源器件211，所述第二功能层220集成了第二无源器件221。本申请通过将无源器件堆叠设置，从而减小芯片的表面积，节省电路板空间，有利于减小芯片成本，并提高芯片的电性能。

进一步的，所述集成无源器件200包括第三功能层230，所述第三功能层230设置在所述第二功能层220上，所述第三功能层230集成了第三无源器件231；所述第一无源器件211包括电容250、电感240或电阻260，所述第二无源器件221包括电容250、电感240或电阻260，所述第三无源器件231包括电容250、电感240或电阻260。通过提高集成无源器件200的堆叠层数进一步缩小了芯片的表面积，有利于提高芯片的集成度。三种功能层中分别集成对应的无源器件，从而提高了芯片的制造效率集成度。而且，本申请中的集成无源器件200并不局限于两层或三层结构，使用者可以根据需要进行额外堆叠设计。具体的，由于在有些应用中，电路中可能不需要其中一种元件，则不需要制作这一元件；例如在lc滤波器中，可能不需要电阻，所以电阻可以省略；或者某些器件需要集成度更高的无源器件，可以将所述集成无源器件200的层数设置为三层以上。

在一实施例中，所述第一无源器件211为电感240，所述第二无源器件221为电容250，所述第三无源器件231为电阻260；这样所述第一功能层210为电感层，所述第二功能层220为电容层，所述第三功能层230为电阻层。当然，所述第一功能层210也可以为电容层或电阻层，所述第二功能层220也可以为电感层或电阻层，所述第三功能层230也可以为电感层或电容层。

具体的，所述集成无源器件200包括堆叠设置的衬底310、第一钝化层320、第一功能层210(电感层)、第一金属间介质层330、第二功能层220(电容层)、第二金属间介质层340、第三金属间介质层350、第三功能层230(电阻层)和第二钝化层360；所述电容层包括多个电容250，所述电容250包括下电极251、电容介质252、上电极253和第一金属连线254，所述下电极251设置在所述第一金属间介质层330上，所述电容介质252设置在所述下电极251上，所述上电极253和第一金属连线254设置在所述电容介质252上；所述下电极251与所述电感层中的电感240连通，所述上电极253和第一金属连线254与所述电阻层中的电阻260连通。所述电感层包括多个电感240，所述电容层包括多个电容250，所述电阻层包括多个电阻260；所述电感层中的多个电感240同制程形成，所述电容层中的多个电容250同制程形成，所述电阻层中的多个电阻260同制程形成。通过将功能层中相同结构同制程形成，极大地提高了集成无源器件200的制作效率。

如图5所示，是一种含背孔370工艺的集成无源器件200的示意图，所述集成无源器件200包括背孔370和背面金属层380，所述背孔370贯穿所述衬底310和第一钝化层320，所述背面金属层380设置在所述衬底310的下表面，通过所述背孔370与所述第一无源器件211连接。将需要接地的第一功能层210中的电感240、电容250或电阻260通过背孔370连接到背面金属层380，通过背孔370的设计使得集成无源器件200在线路连接的多样性，从而适应更多的电路。

如图6至图8所示，是无源器件中电感240、电容250和电阻260分别只设置在一层时的平面示意图。在本申请的另一实施例中，如图9至图11所示，所述第一功能层210至少包括堆叠而成的第一电感层212和第二电感层213，所述第二功能层220至少包括堆叠而成的第一电容层222和第二电容层223；通过将电感240和电容250堆叠设置在多层中，进一步缩小了无源器件的面积。集成无源器件200中的电感层数可以是一层，也可以是两层或多层；电容层可以是一层，也可以是两层或多层；电阻层也可以设置多层，具体根据电路需要进行设置。

在一实施例中，如图12所示，是另一种集成无源器件的示意图，本实施例中电阻260和电感240设置在第一功能层210中，电容250设置在第二功能层220中，所述第一功能层210设置在衬底310上，所述第二功能层220设置在所述第一功能层210上，衬底310和第一功能层210之间设有钝化层，第一功能层210和第二功能层220之间设有金属间介质层，第二功能层220上设有金属间介质层。本实施例中电感240和电阻260的平面示意图如图13所示，电容250的平面示意图如图14所示，由于本实施例中集成无源器件200中的电阻260和电感240的数量和面积比较小，因此可以将电感240和电阻260做到一层上，而将电容250单独设置在一层，以优化元件布局、减少工艺步骤。当然本实施例中还可以将电容250设置在第一功能层210，将电感240和电阻260设置在第二功能层220。

在一实施例中，如图15所示，是另一种集成无源器件的示意图，本实施例中电感240设置在第一功能层210中，电阻260和电容250设置在第二功能层220中，所述第一功能层210设置在衬底310上，所述第二功能层220设置在所述第一功能层210上，衬底310和第一功能层210之间设有钝化层，第一功能层210和第二功能层220之间设有金属间介质层，第二功能层220上设有金属间介质层。本实施例中电感240的平面示意图如图16所示，电容250和电阻260的平面示意图如图17所示，由于本实施例中集成无源器件200中的电阻260和电容250的数量和面积比较小，因此可以将电容250和电阻260做到一层上，而将电感240单独设置在一层，以优化元件布局、减少工艺步骤。当然本实施例中还可以将电容250和电阻260设置在第一功能层210，将电感240设置在第二功能层220。

如图18和图19所示，分别是一种电感240的示意图；电感240由金属线圈绕制而成，可以是方性绕组、圆形绕组或其他形状，金属线圈由mo、al、w、t、cu、au、ru、cr等或者合金制作而成；在半导体工艺中，电感240一般采用方形或长方形，至于厚度、宽度、圈数及间距依具体设计和应用而确定。电感240设有电感输入电极241和电感输出电极242，可以通过刻蚀通孔并制作金属连线的方式进行，也可以通过其它方式，如通过空气桥工艺将设置在金属线圈内侧的电感输入电极241连到金属线圈外侧并与其它器件相连。至于电感240的制作方法，可以采用刻蚀、金属剥离等方式，现以刻蚀方法加以说明；如图20所示，是一种电感240的制作方法流程图，第一步先制作金属层243，可以由真空蒸镀或溅射沉积制成；第二步是进行涂胶、对准、曝光、显影，形成光刻胶244图案；第三步是对金属层进行刻蚀；第四步是剥离光刻胶244，并进行清洗，完成电感240的制作。

如图21所示，是一种电容250的示意图，所述电容250采用mim(金属-电介质-金属)结构，包括下电极251、电容介质252和上电极253，电容250的形状也是多种多样，在半导体工艺中，一般采用正方形和长方形，电容介质252一般为氮化硅和氧化硅，也可以是其它电介质材料，如高电介常数的硅酸铪(hafniumsilicate),硅酸锆(zirconiumsilicate),二氧化铪(hafniumdioxide)和and二氧化锆(zirconiumdioxide)等，以进一步提升电容密度、减小电容的面积。至于上电极253和下电极251一般为au、al或cu金属，也可以是其他金属或合金。

如图22所示，是一种电容250的制作方法流程图，第一步先在衬底310上制作下电极251，可以通过刻蚀或金属剥离的方法将金属层形成下电极251；第二步在下电极251上制作电容介质252，然后在电容介质252上蚀刻出通孔，电容介质252一般由化学沉积(cvd)方法制作而成；第三步是在电容介质252上制作金属间电介质(imd，inter-metaldielectric)，并蚀刻出通孔；第四步是在金属间电介质上形成第一金属连线254和上电极253。所述金属间电介质(imd)可以选用聚酰亚胺树脂(polyimide，简称pi)或苯并环丁烯(bcb)，也可以使用氮化硅和氧化硅等材料。

所述电阻260为薄膜电阻(tfr–thinfilmresistor)，且其工作示意图如图23所示。如图24所示，是该电阻260制作方法的流程图，先在衬底310上形成介质层261，然后在介质层261上形成电阻薄膜262，可以由真空蒸镀、溅射或化学沉积等方法制成；接着进行涂胶、对准、曝光、显影，即形成光刻胶图案；然后蚀刻电阻薄膜262，去胶、清洗。电阻薄膜262的材料有ni-co系、ta系、si系、金属陶瓷系电阻薄膜262以及au-cr、ni-p等电阻薄膜262，常用的有nicr、tan等。

如图25所示，作为本申请的另一实施例，还公开了一种集成无源器件200的制作方法，包括步骤：

s1：形成衬底；

s2：在所述衬底上形成包括多个第一无源器件的第一功能层；

s3：在所述第一功能层上形成包括多个第二无源器件的第二功能层。

更进一步的，所述集成无源器件200制作方法还包括步骤：

s4：在所述第二功能层上形成包括多个第三无源器件的第三功能层。

具体的，所述第一无源器件211为电感240，所述第二无源器件221为电容250，所述第三无源器件231为电阻260。具体制作方法为：形成衬底310，所述衬底310可以是硅、玻璃、各种化合物半导体材料、蓝宝石等，尺寸2-12英寸，厚度100-1000um；在所述衬底310上形成第一钝化层320，所述第一钝化层320为绝缘薄膜层，可以是氧化硅、氮化硅等任何绝缘薄膜，厚度10nm-1000nm；在所述第一钝化层320上形成第一功能层210(电感层)，具体制作方法如图14所示；在第一功能层210上形成第一金属间介质层330(imd1)，第一金属间介质层330可以是氧化硅、氮化硅、聚酰亚胺树脂(polyimide,简称pi)或苯并环丁烯(bcb)等，厚度为1-5um；在第一金属间介质层330上实施平坦化工艺；在第一金属间介质层330上制作用于电感240和电容250互联的通孔，包括涂胶、对准、曝光、显影、刻蚀、去胶、清洗等；制作第二功能层220(电容层)，包括下电极251、电容介质252、第二金属间介质层340(imd2)和上电极253，具体制作方法如图16所示；在所述第二功能层220上形成第三金属间介质层350(imd3)，同样第三金属间介质层350可以是氧化硅、氮化硅、聚酰亚胺树脂(polyimide,简称pi)或苯并环丁烯(bcb)等，厚度为1-5um；对第三金属间介质层350实施平坦化工艺；制作电容250和电阻260互联的通孔，包括涂胶、对准、曝光、显影、刻蚀、去胶、清洗，以及通孔金属等；在所述第三金属间介质层350上形成第三功能层230(电阻层)，包括薄膜电阻260工艺，具体制作方法如图19所示；最后就是制作第二钝化层360，以及通孔金属化等。

上述为集成无源器件200的正面工艺，后面还有集成无源器件200的背面工艺，包括晶圆键合、减薄、解键合、清洗；也可以实施背孔工艺，包括背孔370刻蚀与金属化，并将需要接地的电感240、电容250、电阻260通过背孔370连接到背面金属层380。

需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本申请的保护范围。

以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。