碳化硅半导体结构上的层叠电介质的制作方法

专利名称：碳化硅半导体结构上的层叠电介质的制作方法
技术领域：
本发明涉及碳化硅器件，特别是绝缘栅器件，以及包含器件钝化、边缘终端或场绝缘的器件，这种器件以碳化硅形成，因为碳化硅具有优良的物理和电学特性。
对于电子器件，特别是功率器件，碳化硅具有多种物理、化学和电子特性优点。在物理特性方面，该材料非常硬，并且具有极高的熔点，具有坚固的物理特性。在化学特性方面，碳化硅耐化学侵蚀性很高，因而具有化学稳定性和热稳定性。但是也许是最重要的，碳化硅具有优异的电子特性，包括高的击穿场强，相对宽的能带隙(对于6H多型体在室温约是2.9eV)，高饱和电子漂移速度，明显有利于大功率运行、高温运行、辐射硬度、在光谱的蓝色、紫色和紫外区的高能光子的吸收和发射。
因此，对碳化硅器件的注意力快速增长，功率器件是一个特别引人注意的领域。这里所用的“功率”器件是指设计用于功率转换和控制、或者用于处理高电压和大电流的器件，或者用于两者的器件。虽然术语例如“强场”和“高温”在性质上是相对的，并且经常以某种随意的方式使用，但是“强场”器件通常工作在每厘米1兆伏以上的强场下，“高温”器件通常是指在硅器件的工作温度之上能够工作的器件，即至少在200℃，最好在250℃-400℃，甚至更高。对于功率器件，主要关系包括器件能够(或必须)处理的功率的绝对值，由材料特性和可靠性决定的对器件工作的限制。
碳化硅基绝缘栅器件、特别是氧化物栅器件例如MOSFET当然必须包括绝缘材料，以便作为IGFET工作。同样，MIS电容器需要绝缘体。但是，通过内设绝缘材料，使得器件的某些物理和工作特性受限于绝缘体的特性，而不是受限于碳化硅的特性。具体地，在碳化硅MOSFET和相关器件中，二氧化硅(SiO2)提供优异的绝缘体，该绝缘体具有宽的带隙，并且在氧化物与碳化硅半导体材料之间具有良好的界面。这样，二氧化硅作为碳化硅IGFET中的绝缘材料是有益的。尽管如此，在高温或强场或者两者都存在的情况下，碳化硅能够满意地工作，但二氧化硅却会电击穿，即增加了缺陷，包括能够产生从栅极金属到碳化硅的电流通路的俘获陷阱。换言之，在强电场或高温(250℃～400℃)条件下，工作相当长的时间周期，即年复一年地工作，二氧化硅变得不可靠。当然，应该知道，可靠的半导体器件应具有稳定工作数万小时的统计概率。
另外，熟悉半导体和半导体器件特性的技术人员将认识到，钝化还代表针对结构而不是针对绝缘栅的需要。例如，各种器件、例如台面型和平面型二极管(或者金属半导体FET中的肖特基接触)中的结产生强场，通常被氧化层所钝化，即使在无栅极的情况。这种氧化层在强场或高温工作条件下会存在上述全部缺点。
因此，在使用二氧化硅作为绝缘体的碳化硅中形成的IGFET器件，因为器件的二氧化硅部分的泄漏和潜在的电击穿，达不到碳化硅的理论容量。
虽然对于碳化硅IGFET的绝缘体部分可以采用其它可选择材料，但是这些材料也存在其自身的缺点。例如，诸如钛酸钡锶或二氧化钛这些强电介质，具有的介电常数在施加电场的条件下显著地下降。其它材料与碳化硅的结晶界面质量较差，从而产生的问题(例如俘获阱和泄漏电流)与其高介电常数所能解决的问题同样多。诸如五氧化二钽(Ta2O5)和二氧化钛(TiO2)的其它材料，在高温下出现过量的泄漏电流。于是，用其它电介质简单替换二氧化硅，在其自身的方面产生了整体是新的问题。
近来致力于解决该问题的努力包括授予Harris的美国专利5763905“具有钝化层的半导体器件”中所述的技术。Harris的‘905号专利看来有某些预言性，但是没有报道基于所公开的结构的任何器件。
因此，需要这样一种电介质组成或结构，其应能够可靠地承受强电场、同时使电流泄漏减到最小或者消除，同时工作在高温下，以便发挥碳化硅的电特性的全部优点。
本发明的目的和概述因此，本发明的目的在于提供一种用于碳化硅基IGFET的电介质结构，能够发挥碳化硅的功率处理能力。
为了实现本发明的目的，提供一种用于碳化硅器件的电介质结构，包括，碳化硅层(或器件)，位于碳化硅层上的二氧化硅层，位于二氧化硅层上的另一绝缘材料层，该绝缘材料层具有的介电常数大于二氧化硅的介电常数，和与绝缘材料接触的栅极(对于栅极器件)。在优选实施例中，电介质结构包括位于强电介质与栅极之间的SiO2覆盖层。
在另一方案中，本发明提供一种绝缘栅器件，例如MISFET，其中内置了本发明的电介质结构作为电介质结构作为栅绝缘体。
在另一方案中，本发明提供用于碳化硅器件的钝化、边缘终端或场绝缘。
在另一方案中，本发明提供一种大功率半导体器件，其中有源部分由碳化硅形成，包括在外加电势下承受强电场的钝化部分。这些钝化部分按如下顺序形成，位于碳化硅部分上的二氧化硅层，位于二氧化硅上介电常数大于二氧化硅的另一绝缘材料层，和位于强电介质层上的二氧化硅覆盖层。
通过以下参考附图的详细说明，将可更加了解本发明的上述和其它目的以及优点，和实现本发明的方式。
附图的简要说明

图1是本发明的第一实施例的剖面图。
图2是本发明的第二实施例的剖面图。
图3是根据本发明的IGFET的剖面图。
图4是根据本发明的MIS电容器的剖面图。
图5是针对传统的热氧化物与本发明的绝缘体的电子迁移率与栅电压的对比曲线图。
图6是根据本发明钝化的平面二极管的剖面图。
图7是器件寿命与电场的对比曲线图。
图8是根据本发明的另一场效应器件的剖面图。
图9是器件寿命与电场的另一对比曲线图。
详细说明本发明是一种电介质结构，用于宽带隙半导体材料以及由这种材料形成的相关器件。根据本发明的器件结构，具体的是基本MIS电容器，如图1所示，概括地由标号10代表。该结构包括碳化硅层11，其可以是衬底部分或碳化硅的外延层。这种单晶碳化硅衬底和各种外延层的制造，可以根据与本发明共同受让(或许可)的美国专利所公开的各种技术来进行。这些专利包括Nos.Re.34861；4912063；4912064；4946547；4981551和5087576，但并不仅限于这些，所有这些内容全部在此作为参考引证。衬底或外延层可以选自3C、4H、6H和15R多型体的碳化硅，其中4H多型体通常优选用于大功率器件。具体地，4H多型体的高电子迁移率使得其在垂直形状器件方面引人注意。器件结构10还包括位于碳化硅层上的二氧化硅层12。二氧化硅具有极宽的带隙(在室温约是9eV)，与碳化硅构成优异的物理和电子界面。这样，除了象技术领域和背景技术所述的那样，在高温强电场的其特性较弱之外，对于许多目的而言二氧化硅是优选的绝缘体。
因此，本发明进一步包括位于二氧化硅层12上的另一绝缘材料层13。选择该层13的介电常数(ε)大于二氧化硅的介电常数，其还具有能够承受高温工作的物理和化学特性，这种高温工作是器件的碳化硅部分所需要的。在优选实施例中，强电介质材料选自(但并不限于)氮化硅、钛酸钡锶((Ba，Sr)TiO3)、二氧化钛(TiO2)、五氧化二钽(Ta2O5)、氮化铝(AlN)和氧化的氮化铝之中，以氮化硅和氧化的氮化铝为优选，氮化硅(Si3N4)最为优选。对绝缘材料层13制作栅接触14，可使偏压施加于器件结构。
图2展示了器件(也是MIS电容器)的第二实施例，概括地由标号15表示。如图1所示，第二实施例包括碳化硅层16(外延层或衬底)，第一二氧化硅层17，根据上述准则选择的绝缘材料20，和位于栅极接触22与绝缘层20之间的第二二氧化硅层21。第二二氧化硅层21提供一种阻挡层，防止电荷在栅极金属与强电介质材料之间通过。
在优选实施例中，二氧化硅层12或17是热形成的，随后通过化学汽相淀积(CVD)淀积绝缘层13或20。但是，绝缘层可以通过任何适当的技术形成，例如，通过溅射淀积金属然后对其氧化可以形成一定的氧化物。作为另一实施例，可以通过等离子体增强CVD(PECVD)淀积Si3N4。因为SiO2层12或17是用于防止隧穿，所以不必特别地厚。另外，SiO2层最好保持更厚，以便可以抑制热氧化的程度。正如熟悉这些材料的技术人员所知的，注入可以影响SiC氧化的方式。于是，如果在已经注入SiC部分的器件或前体上进行广泛的氧化，所得到的氧化部位将在厚度上互不相同，在一定范围内不利于特性。因此，限制氧化量有助于使这种问题最小化或者消除。另外，可以淀积氧化物(例如CVD)避免所有问题。
在优选实施例中，第一二氧化硅层17或12的厚度不大于约100埃，同时绝缘材料层(13或20)可以约是500埃厚。换言之，每个氧化层是钝化结构总厚度的约0.5％和33％之间，其余部分是绝缘材料。在优选实施例中，氧化层均约是总厚度的20％，优选的氮化物绝缘体约是总厚度的60％。
图3和4展示了根据本发明的各个IGFET和MIS电容器。图3展示了概括地由标号24表示的IGFET，具有为第一导电类型的第一碳化硅部分25。根据本发明的栅绝缘结构位于第一碳化硅部分25上，由括号26表示。分别地讲，栅绝缘体包括二氧化硅层27和绝缘材料层30，绝缘材料层的介电常数大于碳化硅的介电常数。在图3所示实施例中，绝缘体26还包括第二二氧化硅层31。图3的IGFET还包括栅极接触32和第二和第三碳化硅各个部分33和34，它们具有的导电类型与第一碳化硅部分25的相反。对部分33和34制作各个欧姆接触35和36，形成FET的源和漏部位。正如图3中的虚线所示，使用场氧化37可以使例如IGFET24的器件相互分离。熟悉这种器件和由这种器件制成的集成电路的技术人员可知，场氧化部分37用于使器件与其它器件分离。虽然场氧化不与栅绝缘部分26直接电气相关，但是本发明的绝缘体结构能够提供与场绝缘体相同的优点。
图4展示了根据本发明的MIS电容器，特别是与美国专利4875083类似的可变电容器件，该专利在此引证参考。图4的电容器概括地由标号40表示，包括掺杂的碳化硅部分41和位于掺杂的碳化硅部分之上的电容绝缘体部分。电容绝缘体部分包括位于碳化硅部分之上的二氧化硅层42，另一绝缘材料层43，其介电常数大于二氧化硅的介电常数。在图4所示的实施例中，电容器40还包括位于另一绝缘材料层43与表示为45的栅极接触之间的第二二氧化硅层44。接触45可以由金属或适当的导电半导体制成，例如足够掺杂给出要求接触特性的多晶硅。对掺杂的碳化硅部分41制作欧姆接触46，该欧姆接触46在所示实施例中形成环，图4的剖面图中展示了其两个剖面，以便施加于金属接触45的偏压可变地耗尽掺杂的碳化硅部分41，来对应地改变电容器40的电容量。如图3的实施例所示，通常也可以包括场氧化部分47，使器件与其相邻的器件分离。如上所述，部分47也可以结合在本发明的电介质结构中。
熟悉半导体器件的技术人员可知，图1-4和6在其表示的各种绝缘栅和金属-绝缘体-半导体结构中，只是举例性的展示，而不是限制。这样，虽然图1-4和6一般展示了平面结构和器件，但应知道，本发明的绝缘体结构可以广泛地应用于各种器件形状，例如UMISFET。可以应用本发明的电介质结构的其它栅结构，包括MISFET、绝缘栅双极晶体管(IGBT)、MOS截止晶闸管(MTO)、MOS控制的晶闸管(MCT)和累积FET(ACCUFET)。本发明可以提供增强钝化、边缘终端、或场氧绝缘的无栅极结构，包括p-i-n二极管、肖特基整流器、和金属半导体场效应晶体管(MESFET)。
本发明对于包括横向的功率MOSFET和双扩散的MOSFET(DMOSFET)的特定结构也能提供相同的优点，这些是垂直取向器件(即在衬底的相反表面上具有源和漏)。可列举的器件如美国专利5,506,421和5,726,463所公开的；这两个专利的内容在此全部作为参考引证。另外的可列举的器件例如可见下列共同未决的美国专利中请，1996年4月15日申请的No.08/631926(“碳化硅CMOS和制造方法”)，1998年6月8日申请的No.09/093207(“采用注入和横向扩散制造碳化硅功率器件的自对准方法”)，和1998年6月8日申请的No.09/093208(“通过控制退火形成碳化硅功率器件的方法”)。
图8展示了由标号60概括地表示的双扩散或双注入MOSFET，其中结合了本发明的绝缘体结构。如图8所示，在p型阱62中由n＋区61形成晶体管的源，阱62按上述应用的方式配置在如外延层63所示的碳化硅部分中。区域63代表晶体管的漏漂移区，该晶体管具有64表示的n＋漏、65表示的漏接触、和66表示的适当引线。同样地，源接触分别由67表示，并具有引线70。根据本发明和优选实施例形成的栅绝缘体结构，包括第一二氧化硅层71，氮化硅层72，和第二二氧化硅层73。栅极金属接触74及其引线75完整地构成了该结构。在工作中，对栅极接触74施加偏压时，p型区62被耗尽形成反转层。熟悉这些器件的技术人员还可知，如果漏部分64在其结构上从n＋导电型改变为p型导电型，则所得结构应代表绝缘栅双极晶体管(IGBT)。
通过在二氧化硅之上层叠第二电介质材料，所得结构改善了栅极或场钝化。二氧化硅接着在碳化硅上提供大的电阻挡层(即其有9eV的带隙)，防止层叠的电介质泄漏电流。在互补形式中，与单一电介质层相比，附加的电介质材料(其具有更高的介电常数)改善了高温强电场的可靠性。这样，层叠电介质与两种不同材料的功能强度结合，在碳化硅上形成的电介质比单一材料所能达到的更好。因此，在充电或有源状态方面，二氧化硅与碳化硅形成的界面好于其与任何其他电介质材料形成的界面。
与二氧化硅层叠所选用的材料的介电常数是一个重要的考虑方面，因为电介质中的电场将直接与靠近碳化硅的电场相关，还与层叠的电介质和碳化硅的介电常数的比例相关。表1综合了用于某些普通半导体器件的介电常数，还列出了碳化硅作为品质因数。
表1

*(Ba，Sr)TiO3的介电常数随外加电场而显著降低。
估算的。
在表1中，临界电场代表材料即将被击穿的电场强度。工作电场是在符合要求的时间周期例如至少10年，使电介质几乎或根本不产生退化的最强电场。
本发明通过使用介电常数大于二氧化硅的电介质材料，提高了碳化硅上的栅极或场钝化的可靠性。在这方面，高斯定律要求即将是半导体中的电场的电介质中的电场乘以系数(ε半导体/ε电介质)。因此，介电常数大于碳化硅的介电常数的材料将具有的电场小于附近的碳化硅。因此，可作为功率器件的栅极电介质或钝化材料应用的材料的临界值，是电场强度(E)与介电常数(ε)的乘积。乘积εE理想地将大于碳化硅。
在这方面，表1列出了几种可以与二氧化硅层叠的电介质，产生的绝缘体结构将好于这两种材料单独使用时的电性能。然而，额外的材料可以用于电介质结构，选择并不限于表1这些。
本发明的层叠电介质具有四个重要特性，能够使碳化硅MIS器件工作在高温下或强栅极电压下第一，可以淀积体电介质，从而避免SiC的热消耗。如上所述，热生长的二氧化硅趋于在注入区更快速地消耗碳化硅，如此导致物理台阶和注入区边缘的较强电场。第二，绝缘体结构的SiO2部分与碳化硅具有高质量的界面。第三，多层结构使高温(250-400℃)下的泄漏电流最小。第四，非SiO2部分提供了相当高的介电常数，于是由高斯定律所决定的，降低了非SiO2部分中的电场。
在制造特定结构中，本发明的层叠电介质的物理厚度一般不同于单一电介质层，其差异由介电常数决定。另外，目前层叠电介质最好用作为底层(即与碳化硅接触的一层)的二氧化硅构成，因为这是在高温下所能接受的泄漏电流所要求的。
MIS电容器使用表2中的材料并且包括本发明的那些材料制造电容器。在优选实施例中，采用三步工序的工艺制造二氧化硅、氮化硅和二氧化硅各层。首先，在氧化炉中在碳化硅上热生长高质量的二氧化硅，厚度约是100埃()。优选的氧化技术如1995年11月8日申请的名称为“用于减少碳化硅上的氧化层中的缺陷的方法”的共同未决和共同受让的申请No.08/554319所记载的，这些内容在此全部引证作为参考。接着，采用以硅烷(SiH4)和氨(NH3)作为源气体的低压化学汽相淀积(LPCVD)，淀积500的氮化物层。然后在湿环境气氛中在950℃下对这种氮化物层进行3小时氧化，形成厚度在约50-100埃的二氧化硅的第二层。
在±15伏特的范围内对这些MIS电容器测量DC泄漏电流。这种电场对应于每厘米大约3兆伏的电场。表2列出了对不同的MIS电容器测量的按每平方厘米微安(μA/cm2)的泄漏电流。然后在250℃测量在室温下具有最小泄漏电流的电容器。在此温度的泄漏电流在表中标记为“HT泄漏”。破折号表示没有测量到泄漏(小于500微微安)，而“过高”表示绝缘体在室温的泄漏过高，不能在250℃进行测量。
表2

正如表2表明的，在具有一些例如氮化铝的碳化硅上，几种电介质不能良好地绝缘，即使在室温也缺少满意的特性。只有包含二氧化硅的结构在250℃能够在碳化硅上良好地绝缘。这最可能是与电介质材料的带隙和所得的具有碳化硅的低带隙偏移(阻挡层高度)相关。碳化硅的带隙约是3eV，对于要绝缘的材料要求阻挡层高度至少约是2eV。这样，在碳化硅上，电介质材料或结构应具有至少约7eV的带隙。单独地，具有6eV带隙的氮化硅于是被预料并确实出现了问题，正如表2所报道的泄漏电流测量值所示。氮化铝的带隙(6.2eV)完全不同于氮化硅，氮化铝实际上具有更高的泄漏电流。由氮化铝和氮化硅证实的泄漏电流能够避免这些材料用做单一栅电介质。另外，对这些绝缘体的进一步分析限于评价净氧化物电荷。
虽然对于高温强电场器件钝化应用电介质必须具有高的可靠性，这种可靠性代表一种必然性，但是没有足够的特性，也可以使其应用于MIS器件的栅极层。对于这种应用，带电的体缺陷和电有源界面的缺陷必须最小化。带电的体缺陷将会在器件中引起电压漂移，而电有源界面缺陷将使沟道迁移率降低。
带电的体缺陷一般称为“固定的氧化物电荷”，通过由室温高频电容-电压(CV)曲线决定的平带电压来测量。发生平带电容的实际电压与理想值之间的任何差异，构成金属半导体的功函数，其归因于这种固定的氧化物电荷。但是，对于诸如碳化硅的宽带隙半导体，术语“固定的氧化物电荷”是不适用的。这种计算的电荷密度包括来自界面态的贡献，其中许多在室温出现固定的氧化物电荷。按此原因，这种计算的电荷密度这里称为“净氧化物电荷”。
在电介质-半导体界面的电有源缺陷称为界面态。这些状态通过俘获和释放电子，或者通过提供将对电流流动施加力的带电位点，可以使MIS器件的沟道迁移率严重地退化。这两种缺陷将抑制电流流动，从而降低沟道迁移率。
因此，表3对比了各种电容器的净氧化物电荷密度和测量到的最小界面态密度。
表3净氧化物电荷(1011cm-2)

界面态密度(1010cm-2eV-1)

净氧化物电荷和界面态密度在热氧化物和LPCVD氧化物上是最低的，在这些样品之间没有显著的差异。对于n型样品，净氧化物电荷和界面态密度，在二氧化硅/氮化硅/二氧化硅样品(也称为“ONO”结构)上明显降低。这种碳化硅/绝缘体界面质量，在二氧化硅形成与碳化硅的界面时明显是优异的。
如表4所示，二氧化硅层特别是在高温下具有最高的击穿电场，而与它们的生长或淀积方式无关。1100℃热生长的氧化物具有最高的击穿电场，几乎和淀积的氧化物一样高。
虽然击穿电场是重要的，但是也必须考虑电介质。表4列出了在室温和350℃两种情况下，对三类晶片(如果可能)平均的击穿电场然后乘以经验介电常数(ε)的测量值。对ONO、热生长氧化物、淀积氧化物和氮氧化铝测量EBε的最大乘积。
表4最大击穿电场(MV/cm)室温

350℃

对6H n型SiC MIS电容器在350℃进行时间-偏压测量，结果如图7所示。这里，测量点用符号标记，指数最小二乘拟合由线表示。这些器件的使用寿命是低的，这特别是由于小的样品尺寸。但是，这些数据对于在350℃下n型SiC上的氧化物不是典型的。
ONO电容器有最高的使用寿命，在给定外加电场下，与淀积氧化物和热氧化物相比，使用寿命的提高幅度大于一个数量级。虽然ONO电容器的p型界面质量并不是与热氧化物或淀积的氧化物同样好，但是n型界面质量好于任何其它材料。
MISFET除了电容器之外，也采用热氧化物和层叠的ONO电介质，制造几种平面金属-绝缘体半导体场效应晶体管。通过对比不同电介质材料的击穿电压，进行MOSFET的坚固性的附加对比。在室温和350℃测量电介质的电场强度，结果如表5所示。
表5

电介质在此电压下实际上未被击穿，但有泄漏。
如上所示，由于注入的源和漏区氧化快于非注入的沟道区，所以热氧化导致物理台阶。在注入区域上生长的热氧化物也比在非注入材料上生长的那些更弱。在热氧化的MOSFET中结合这两种效应，其中该台阶增强了最弱氧化物的区域和电场。于是，热氧化的MOSFET的击穿电场从MOS电容器所证实的击穿电场明显地降低。
淀积的氧化物比热生长氧化物有更高的击穿电场，但是最高的击穿电场是由ONO电介质层实现的。电场在350℃稍低，但是击穿电压大概是器件可靠性的更好标志，因为为了具有相同的栅极电容，氮化硅栅绝缘体必须较厚。于是证实ONO结构几乎把热氧化器件的高温击穿电压提高了一倍。
宽FET(“宽”FET具有大约等于其栅极长度的栅极宽度)的沟道迁移率由MISFET的线形区决定。漏电压是0.25伏，栅极电压按1伏一档从0-10伏升高。从各个栅极电压之间的导电性计算迁移率，这与阈值电压无关。图5把由层叠的ONO电介质制造的MISFET的迁移率与由热氧化物制造的MISFET进行对比。ONO MISFET具有稍高的迁移率。图5展示了ONO层叠电介质结构至少与在这些器件中的热氧化物同样地好。
通过对4×100μm栅极施加15V(3MV/cm)的栅极电压，源极、漏极和衬底接地，监视栅极电流直至达到1nA的满意电流，由此测量MISFET器件在高温下的可靠性。这种满意电流对应于0.25mA/cm2的电流密度。栅极电压提高到5V以上的可能使用电压，加速这种测试。
表6把采用层叠ONO电介质制造的MISFET的高温可靠性与具有热二氧化硅和淀积的二氧化硅的MISFET进行对比。ONOMISFET具有明显好的高温使用寿命，例如好100多倍以上。另外，封装的MISFET成功地工作了240小时。
表6具有15V(3MV/cm)栅极偏压的器件在350℃下的使用寿命

在350℃对ONO样品做75小时的无损晶片测试。在这一点上，决定对封装器件进行测试，因为器件金属如果在350℃暴露在空气中几天将会氧化。在350℃对封装部分进行测试。但是并不能容易地控制封装器件的准确温度，于是估计的测试温度大概更接近335℃而不是350℃。不过，ONO样品在335℃经受了10天(240小时)。
图9还展示了与电容器结果对比的MISFET使用寿命。当与电容器对比时，具有干-湿热氧化物的MISFET的使用寿命明显降低。这最可能是由于通过注入区的加速生长而在源和漏区产生了物理台阶。淀积的氧化物MISFET失效非常接近其预计时间，但是稍低。ONO MISFET失效几乎准确的是从MIS电容器数据所预计的那样。
二极管除了MIS电容器之外，制备4个晶片批次的平面二极管。举例的器件50的剖面如图6所示。用各种剂量注入顶部p层51。第二注入，结终端延伸(JTE)52靠近第一注入进行，减少场拥挤。虽然JTE注入有助于减少器件边缘的场拥挤，但是要求在晶片上有高质量的电介质53用于钝化。平面二极管的形状是圆形的。电介质53根据本发明由氧化物/氮化物/氧化物形成。特别是，全部三层都通过PECVD淀积。
为了与PECVD Si3N4和PECVD SiO2作为单层绝缘体进行对比的目的，重复该制造。
由二极管构成的这种器件所使用掩模组的半径在100-500μm变化，而JTE注入的宽度在50-150Hm之间变化。外延层应承受5kV，但是这些器件的JTE设计成仅能阻挡3kV，以便使更多的压力置于钝化上。该器件性能对钝化更为敏感，因为JTE注入不终止由更高电压产生的全部电场。因此，钝化必须能够承受更大的电场。于是，这些器件被有意设计成有助于评价各种电介质材料。
制备五个晶片用于制造高压P-i-N二极管。用于这些器件的4Hn型衬底具有掺杂约1×1015cm-3生长的50μm的n-层，和掺杂1×1018cm-3的1.2μm的p-层。
图6还展示了器件的n型部分54、阳极55和阴极56。
从在SiC晶片上腐蚀对准掩模用于以后的掩模对准，开始二极管的制造。通过腐蚀穿过在大多数表面的顶部p型层，同时留下暴露的圆形p型阳极区，由此确定阳极结。使用厚(1.4μm)氧化物掩模，确定接受低剂量JTE注入的区域。选取氧化物掩模的厚度以及p型掺杂剂(铝)的注入能量和剂量，以使只有要求的终端区域接受注入，而在不要求的区域完全阻挡。结区也接受这种注入工序，以便形成p型层的强表面掺杂，用于欧姆阳极接触。对注入的铝进行退火，使来自离子注入的损害减到最小，电击活注入剂。
对每种类型的二极管测量击穿电压。氮化硅具有很大的泄漏量，在2.6kV被击穿。氧化物器件具有低泄漏或没有泄漏，在3.5kV左右击穿。配置了本发明的电介质结构的器件达到5kV也没有泄漏，在5.9kV的世界记录水平被击穿。
总之，本发明ONO电介质提供了明显的改进。ONO层叠的MISFET的高温使用寿命比已有技术的淀积氧化物好100多倍以上。这与高温SiC功率器件和电路直接相关。回到1MV/cm的可能的标称工作电场，可以预计ONO MOSFET在335℃将具有大于240000小时的使用寿命。
于是，目前对这几种器件成功地证实，表明本发明的钝化将可良好地工作于几乎所有钝化或绝缘栅极结构。
在附图和说明书中，已经公开了本发明的典型实施例，虽然使用了特定术语，但是它们仅是用于一般描述的含义，并没有限制的目的，本发明的范围由后附的权利要求书确定。
权利要求
1.一种用于碳化硅半导体器件的电介质结构，所述电介质结构包括碳化硅层；位于所述碳化硅层上的二氧化硅层；和位于所述二氧化硅层上的另一绝缘材料层，所述绝缘材料具有的介电常数大于二氧化硅的介电常数。
2.根据权利要求1的电介质结构，还包括位于所述绝缘材料上的第二二氧化硅层。
3.根据权利要求1或2的电介质结构，还包括与所述电介质结构接触的栅极。
4.根据权利要求1或2的电介质结构，包括半导体器件的钝化部分或场绝缘体。
5.根据权利要求1或2的电介质结构，其中，所述强电介质材料选自氮化硅、氮化铝、氧化的氮化铝、钛酸锶钡、二氧化钛、和五氧化二钽之中。
6.根据权利要求2的电介质结构，其中，所述第一二氧化硅层是所述电介质结构厚度的0.5-33％，所述第二二氧化硅层是所述电介质结构厚度的0.5-33％，其余是所述绝缘材料层。
7.根据权利要求1的电介质结构，其中，所述碳化硅具有选自3C、4H、6H和15R多型体的碳化硅之中的多种类型。
8.根据权利要求2的电介质结构，其中，所述强电介质绝缘材料包括氮化硅。
9.根据权利要求8的电介质结构，其中，所述电介质结构形成功率器件的钝化部分。
10.根据权利要求9的电介质结构，其中，所述钝化部分是边缘终端部分。
11.根据权利要求8的电介质结构，其中，所述电介质结构形成集成电路的场绝缘体部分。
12.一种绝缘栅半导体器件，包括权利要求1的电介质结构，并且选自MISFET、IGBT、MTO、MCT和ACCUFET之中。
13.一种绝缘栅场效应晶体管(IGFET)，特别适用于大功率应用，所述IGFET包括具有第一导电类型的第一碳化硅部分；位于所述第一导电类型碳化硅部分上的栅绝缘体，所述栅绝缘体包括位于所述第一碳化硅部分上的二氧化硅层，和位于所述二氧化硅层上的另一绝缘材料层，所述绝缘材料具有的介电常数大于二氧化硅的介电常数；与所述栅绝缘体接触的栅极，用于当对所述栅极接触施加电位时，耗尽所述第一碳化硅部分；碳化硅的源和漏部分具有与所述第一碳化硅部分相反的导电类型，并且在所述源和漏部分之间具有所述第一碳化硅部分；和分别与所述源和漏欧姆接触。
14.根据权利要求13的IGFET，其中，所述第一碳化硅部分包括衬底、外延层或注入区。
15.根据权利要求13的IGFET，其中，在所述强电介质材料与所述栅极接触之间还包括第二二氧化硅层。
16.根据权利要求15的IGFET，其中，所述强电介质材料包括碳化硅，所述二氧化硅层是热氧化物。
17.根据权利要求13的IGFET，其中，所述碳化硅具有选自3C、4H、6H和15R多型体的碳化硅之中的多种类型。
18.一种金属-绝缘半导体(MIS)电容器，包括掺杂的碳化硅部分；位于所述掺杂的碳化硅部分上的电容绝缘体部分，所述电容绝缘体包括位于所述掺杂的碳化硅部分上的二氧化硅层，和位于所述二氧化硅层上的另一绝缘材料层，所述绝缘材料具有的介电常数大于二氧化硅的介电常数；与所述电容绝缘体的金属接触，用于限定所述掺杂的碳化硅部分的有源区；和与所述掺杂的碳化硅部分的欧姆接触，以便施加在所述金属接触的偏压可变地耗尽所述掺杂的碳化硅部分，对应地改变所述电容器的电容。
19.一种金属-绝缘体半导体(MIS)电容器，形成绝缘栅器件的栅极部分，所述MIS电容器包括掺杂的碳化硅部分；位于所述掺杂的碳化硅部分上的电容绝缘体部分，所述电容绝缘体包括位于所述掺杂的碳化硅部分上的第一二氧化硅层，位于所述第一二氧化硅层上的氮化硅层，和位于所述氮化硅层上的第二二氧化硅层；和与所述电容绝缘体部分的金属接触，用于限定所述掺杂的碳化硅部分的有源区。
20.根据权利要求19的栅极器件，选自MISFET、IGBT、MTO、MCT和ACCUFET之中。
21.根据权利要求18的U形金属-绝缘体半导体场效应晶体管(UMISFET)。
22.根据权利要求21的UMISFET，其中，所述强电介质材料选自氮化硅、氮化铝、氧化的氮化铝、钛酸钡、钛酸锶、二氧化钛、和五氧化二钽之中。
23.一种大功率半导体器件，包括由碳化硅形成的有源部分；和在外加电势下承受强电场的钝化部分；其中所述强电场钝化部分由以下形成位于碳化硅部分上的二氧化硅层；位于所述二氧化硅层上的另一绝缘材料层，所述绝缘材料具有的介电常数大于二氧化硅的介电常数；位于所述强电介质层上的二氧化硅包覆层。
24.根据权利要求23的大功率碳化硅半导体器件，其中所述强电介质材料层包括氮化硅。
25.根据权利要求23的大功率碳化硅半导体器件，选自p-i-n二极管、肖特基整流管、MISFET、MOSFET、晶闸管、IGBT、MTO、MCT、MESFET和ACCUFET之中。
全文摘要
公开了一种用于碳化硅基半导体器件的电介质结构。在栅极器件中,该结构包括碳化硅层,位于碳化硅层上的二氧化硅层,位于二氧化硅层上的另一绝缘材料层,该绝缘材料具有的介电常数大于二氧化硅的介电常数,和与绝缘材料接触的栅极接触。在另一器件中,电介质结构形成增强的钝化层或者场绝缘体。
文档编号H01L21/822GK1336010SQ99811468
公开日2002年2月13日 申请日期1999年8月27日 优先权日1998年8月28日
发明者劳里·A·里浦金, 约翰·W·帕尔莫 申请人:克里公司