半导体器件及用于形成半导体器件的方法
【专利说明】半导体器件及用于形成半导体器件的方法
[0001]相关申请的交叉引用
[0002]包括说明书、附图和摘要的于2013年11月8日提交的第2013-231655号日本专利申请的公开内容通过整体引用并入本文。
技术领域
[0003]本发明涉及一种半导体器件，以及一种用于制造该器件的方法，并且特别地涉及一种可有效应用于诸如图像拾取器件之类的半导体器件以及用于制造该器件的方法的技术。
【背景技术】
[0004]可用于数字相机或一些其他装置的图像拾取器件(成像器件)具有以矩阵形式设置的像素。在像素中，分别形成了光电换能器，这些换能器例如是检测光以产生电荷的光电二极管。已知的是滤色器位于每一个光电二极管上以用于将具有诸如红、蓝或绿之类的特定颜色的光输送至光电二极管。已知的是形成由折射率小于滤色器的材料所制成的隔板壁，作为用于防止由光在所有相邻滤色器之间从与其相邻像素而侵入特定像素中引起的混色的结构。
[0005]专利文献I (日本待审查专利申请公开案号2011-258728)描述了一种结构，其中遮光壁位于相邻滤色器之间，遮光壁被制作为包括诸如Al (铝)之类的不透光金属。专利文献I并未描述用于制造遮光壁的具体方法。
[0006]专利文献2 (日本待审查专利申请公开案号2007-220832)描述了多个膜在沿着半导体衬底的主表面的方向上相互堆叠以形成遮光壁，由此防止如上所述的混色。该文献描述了氧化硅、氮化硅等作为形成遮光壁的膜的原材料的示例。然而，该文献并未涉及其位置之间的任何关系，或者其折射率之间的任何关系。
[0007]引用列表
[0008]专利文献
[0009]专利文献1:
[0010]日本待审查专利申请公开案号2011-258728
[0011]专利文献2:
[0012]日本待审查专利申请公开案号2007-220832
【发明内容】
[0013]在用于便携式电话和其他装置的图像拾取器件中，它们的像素已经在近年来变得更加精细，使得它们的隔板壁已倾向于变得越小。然而，困难的是对应于这种趋势，它们的滤色器的膜被制作得更薄。因此，需要在使隔板壁的高度与滤色器的膜厚度一致的情况下使隔板壁的宽度较小。然而，难以形成具有这种高纵横比的隔板壁。可以设想的是隔板壁均需要具有特定的宽度测量。
[0014]光具有的特性在于，当光从折射率大的媒介传播进入折射率小的媒介中时，光在媒介之间的边界上全反射。与此相反，当光从折射率小的媒介传播进入折射率大媒介中时，光不太可能全反射。
[0015]在形成滤色器通过其彼此分离的隔板壁(也即遮光壁)的情形中，使用氧化硅或者折射率小于滤色器的任何其他材料，可以防止当光从像素的滤色器上方倾斜照射至滤色器中以到达隔板壁(对应于滤色器)时在相邻像素之间的混色。这是因为按照隔板壁与滤色器之间折射率关系，光在隔板壁上全反射。然而在该情形中，当从任何一个隔板壁的上表面照射进入氧化硅膜中的光到达隔板壁与对应的滤色器之间边界时，按照如上所述的折射率关系并未引起全反射，因此光侵入滤色器内侧。
[0016]在该情形中，光从特定像素正上方的区域的外部侵入像素，从而引起了混色。因此，并未从该像素提供正确输出，因而引起了半导体器件性能降低的问题。
[0017]本发明的目的在于解决该问题。从本说明书及其附图的描述将使其他目的和新特征变得清晰。
[0018]在说明书中公开的本发明的各个方面和实施例之中的典型方面和实施例将简要描述如下:
[0019]作为一个典型方面的半导体器件包括:半导体衬底，形成在半导体衬底中的光电换能器，以及夹设其中滤色器形成在紧贴光电换能器之上的区域的多个隔板壁。每个隔板壁包括折射率小于滤色器的第一膜，以及折射率大于滤色器的第二膜以覆盖第一膜的侧壁。
[0020]用于制造半导体器件的方法(该方法是另一典型方面)是包括以下步骤的方法:形成折射率小于滤色器的第一膜以夹设其中将要在像素中形成滤色器的区域的步骤；以及形成折射率大于滤色器的第二膜以覆盖第一膜的侧壁、由此形成包括第一和第二膜的隔板壁的后续步骤。
[0021]根据说明书中所述的特征方面或实施例，可以改进任何一个这些所公开的内容适用于的半导体器件的性能。特别地，可以防止如上所述混色的产生。
【附图说明】
[0022]图1是示出了本发明的实施例1的半导体器件的截面图。
[0023]图2是示出了本发明的实施例1的半导体器件的另一截面图。
[0024]图3是示出了用于制造本发明的实施例1的半导体器件的方法中的步骤的截面图。
[0025]图4是示出了在图3所示步骤之后方法中的步骤的截面图。
[0026]图5是示出了在图4所示步骤之后方法中的步骤的截面图。
[0027]图6是示出了在图5所示步骤之后方法中的步骤的截面图。
[0028]图7是示出了在图6所示步骤之后方法中的步骤的截面图。
[0029]图8是示出了在图7所示步骤之后方法中的步骤的截面图。
[0030]图9是示出了在图8所示步骤之后方法中的步骤的截面图。
[0031]图10是示出了在图9所示步骤之后方法中的步骤的截面图。
[0032]图11是示出了在图10所示步骤之后方法中的步骤的截面图。
[0033]图12是示出了在图11所示步骤之后方法中的步骤的截面图。
[0034]图13是示出了本发明的实施例1的修改示例的半导体器件的截面图。
[0035]图14是示出了用于制造本发明的实施例2的半导体器件的方法中的步骤的截面图。
[0036]图15是示出了在图14所示步骤之后方法中的步骤的截面图。
[0037]图16是示出了在图15所示步骤之后方法中的步骤的截面图。
[0038]图17是示出了在图16所示步骤之后方法中的步骤的截面图。
[0039]图18是示出了在图17所示步骤之后方法中的步骤的截面图。
[0040]图19是示出了在图18所示步骤之后方法中的步骤的截面图。
[0041]图20是示出了在图19所示步骤之后方法中的步骤的截面图。
[0042]图21是示出了在图20所示步骤之后方法中的步骤的截面图。
[0043]图22是示出了本发明的实施例2的半导体器件的截面图。
[0044]图23是示出了用于制造本发明的实施例2的修改示例的半导体器件的方法中的步骤的截面图。
[0045]图24是示出了在图23所示步骤之后方法中的步骤的截面图。
[0046]图25是示出了在图24所示步骤之后方法中的步骤的截面图。
[0047]图26是示出了在图25所示步骤之后方法中的步骤的截面图。
[0048]图27是示出了本发明的实施例2的修改示例的半导体器件的截面图。
[0049]图28是示出了用于制造本发明的实施例3的半导体器件的方法中的步骤的截面图。
[0050]图29是示出了在图28所示步骤之后方法中的步骤的截面图。
[0051]图30是示出了在图29所示步骤之后方法中的步骤的截面图。
[0052]图31是示出了在图30所示步骤之后方法中的步骤的截面图。
[0053]图32是示出了在图31所示步骤之后方法中的步骤的截面图。
[0054]图33是示出了在图32所示步骤之后方法中的步骤的截面图。
[0055]图34是示出了在图33所示步骤之后方法中的步骤的截面图。
[0056]图35是示出了在图34所示步骤之后方法中的步骤的截面图。
[0057]图36是示出了在图35所示步骤之后方法中的步骤的截面图。
[0058]图37是示出了在图36所示步骤之后方法中的步骤的截面图。
[0059]图38是示出了在图37所示步骤之后方法中的步骤的截面图。
[0060]图39是示出了在图38所示步骤之后方法中的步骤的截面图。
[0061]图40是示出了本发明的实施例3的半导体器件的截面图。
[0062]图41是示出了用于制造本发明的实施例4的半导体器件的方法中的步骤的截面图。
[0063]图42是示出了在图41所示步骤之后方法中的步骤的截面图。
[0064]图43是示出了在图42所示步骤之后方法中的步骤的截面图。
[0065]图44是示出了在图43所示步骤之后方法中的步骤的截面图。
[0066]图45是示出了本发明的实施例4的半导体器件的截面图。
[0067]图46是示出了比较示例的半导体器件的截面图。
【具体实施方式】
[0068]以下，将参照附图详细描述本发明的实施例。在用于描述实施例所涉及的所有附图中，相同的参考数字或标记附属于具有相同功能的每个构件。省略了对这些构件的重复描述。此外，在下文所述实施例中，原则上，除非特别需要，并未对相同或相似的局部结构或工艺做重复描述。
[0069]在本发明中，被配置为形成图像拾取器件的来自多个光接收区段的任何一个称作像素。像素设置为阵列形式以布局像素区域。
[0070]本发明特征主要在于在包括于相应像素中的滤色器之间的隔板壁结构，以及用于制造隔板壁的方法。因此，在以下所述实施例中省略了对于包括在相应像素中光电二极管、外围电路等等的结构和制造方法的详细描述。
[0071]实施例1:
[0072]本实施例的半导体器件以及用于制造该器件的方法的特征特别地在于，在图像拾取器件中的滤色器之间的隔板壁的结构，以及用于制造该结构的方法。防止了在其像素中混色的产生以使得像素的光接收精度为高。
[0073]以下，将参照图1描述实施例的半导体器件。图1是示出了作为实施例的半导体器件的图像拾取器件的截面图。
[0074]如图1所示，实施例的图像拾取器件具有例如由单晶硅制成的半导体衬底SB。半导体衬底SB在其主表面上具有像素区域IA和外围电路区域1B。换言之，像素区域IA和外围电路区域IB沿着半导体衬底SB的主表面设置。像素区域IA是包括作为图像拾取器件的光接收区段的多个像素的区域。不同于此，外围电路区域IB并非是任何光接收区段，并且是其中具有用于例如切换并且需要工作在高速下的低击穿电压晶体管(未示出)、在其上的互联层等等的区域。
[0075]在像素区域IA中的每个像素中，在半导体衬底SB的上表面上，形成了其中注入P型杂质(例如硼)的P型半导体层、以及其中注入η型杂质(例如磷或砷)的η型半导体层。P型半导体层形成在半导体衬底SB的上表面上以具有小于η型半导体层的厚度。η型半导体层形成在P型半导体层正下方。P型半导体层和η型半导体层构成ρη结以在相应像素中形成光电二极管H)。
[0076]光电二极管均为形成在半导体衬底SB的主表面上的半导体元件，并且每一个在平面视图中具有矩形形状。光电二极管ro是用于根据照射进该换能器的光的量而产生信号电荷的光电换能器。在图1中，省略了对P型半导体区域形状的说明描述。每一个具有光电二极管的像素ro沿着半导体衬底SB的上表面沿纵向方向(y方向)和横向方向(X方向)而设置。简言之，像素以阵列形式设置在像素区域IA中。在本文中涉及的像素均为包括在半导体衬底SB的上表面上的一个光电二极管ro的区域，并且进一步包括在光电二极管ro正上方的区域以及其中形成了稍后详述的滤色器的区域。
[0077]在半导体衬底SB之上，形成了例如由多晶硅膜制成的栅极电极GE以在其间插入例如由氧化硅膜制成的栅极绝缘膜。栅极电极GE形成了与形成在像素区域IA中相应光电二极管相邻形成的传输晶体管的相应栅极。其中配置了光电二极管H)的η型半导体的区域是用作传输晶体管的相应源极区域的区域。
[0078]省略了对传输晶体管的相应漏极区域的描述说明。光电二极管ro均通过一个传输晶体管耦合至用于将从光电二极管ro输出的信号放大的放大晶体管、以及其他晶体管。在图1中，仅示出了传输晶体管。在外围电路区域IB中，形成了多个晶体管和形成了外围电路的其他半导体元件。然而，也省略了对这些半导体元件的描述说明。
[0079]在半导体