细节或者与其他方法、元件、材料等结合的情况下，本公开的实施例也可以被实现。
[0023]在本公开的说明书及权利要求书中，若采用了诸如“左、右、内、外、前、后、上、下、顶、之上、底、之下”等一类的词，均只是为了便于描述，而不表示组件/结构的必然或永久的相对位置。本领域的技术人员应该理解这类词在合适的情况下是可以互换的，例如，以使得本公开的实施例可以在不同于本说明书描绘的方向下仍可以运作。在本公开的上下文中，将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。此外，“耦接”一词意味着以直接或者间接的电气的或者非电气的方式连接。“一个/这个/那个”并不用于特指单数，而可能涵盖复数形式。“在……内”可能涵盖“在……内/上”。在本公开的说明书中，若采用了诸如“根据本公开的一个实施例”、“在一个实施例中”等用语并不用于特指在同一个实施例中，当然也可能是同一个实施例中。若采用了诸如“在另外的实施例中”、“根据本公开的不同实施例”、“根据本公开另外的实施例”等用语，也并不用于特指提及的特征只能包含在特定的不同的实施例中。本领域的技术人员应该理解，在本公开说明书的一个或者多个实施例中公开的各具体特征、结构或者参数、步骤等可以以任何合适的方式组合。除非特别指出，“或”可以涵盖“和/或”的意思。若“晶体管”的实施例可以包括“场效应晶体管”或者“双极结型晶体管”，则“栅极/栅区”、“源极/源区”、“漏极/漏区”分别可以包括“基极/基区”、“发射极/发射区”、“集电极/集电区”，反之亦然。本领域技术人员应该理解以上对各用词的说明仅仅提供一些示例性的用法，并不用于限定这些词。
[0024]在本说明书中，用“ + ”和来描述掺杂区的相对浓度，但这并不用于限制掺杂区的浓度范围，也不对掺杂区进行其他方面的限定。例如，下文中描述为N+或N _的掺杂区，亦可以称为N型掺杂区，描述为P+或P-的掺杂区，亦可以称为P型掺杂区。
[0025]图3示出了根据本公开一个实施例的场效应晶体管20的局部纵向剖面示意图。图4示出了根据本公开一个实施例的对应于图3中所示场效应晶体管20的局部平面俯视示意图。需要说明的是，图3和图4仅示意出了场效应晶体管20的整个晶片的一部分以方便理解和说明，可以认为图3中的纵向剖面示意图对应于图4中AA’剖面线所示的部分。下面结合图3和图4对根据本公开实施例的场效应晶体管20进行说明。
[0026]根据本公开的一个实施例，场效应晶体管20形成于衬底203上。该衬底203具有第一导电类型(例如，图3中示意为N型)，并可能包括具有较重掺杂浓度(例如，图2中示意为N+掺杂)的基底部分2031和具有较轻掺杂浓度(例如，图2中示意为N _掺杂)的外延层部分2032。然而，本公开不限于此。衬底203可以包括硅(Si)等半导体材料，锗硅(SiGe)等化合物半导体材料，或者绝缘体上硅(SOI)等其他形式的衬底。
[0027]根据本公开的一个实施例，衬底203可以划分为有效单元区域21和边缘区域22，该边缘区域22位于有效单元区域21的外围(参见图3、图4的示意)。然而，本公开不限于此。这里需要注意的是，图3、图4中对于有效单元区域21和边缘区域22的划分仅仅是示意性的，并不表示它们的确切边界。
[0028]根据本公开的一个实施例，场效应晶体管20可以包括至少一个晶体管单元201(图3中示意为多个MOSFET单元201)和多个隔离单元202。这里的“多个”并不用于特指复数的多于一个，而是可以包括“一个”。晶体管单元201形成于有效单元区域21中，可以包括漏区(203)、栅区205、和源区206。在图2示出的示例性实施例中，晶体管单元201被配置为垂直型晶体管单元，衬底203的基底部分2031可以用作晶体管单元201 (例如MOSFET单元)的漏区。源区206与栅区205横向相邻地形成于栅区205的两侧，具有所述第一导电类型，并且具有相对较重的掺杂浓度(例如，图3中示意为N+掺杂)。
[0029]根据本公开的一个实施例，如图3示意，栅区205可以为槽型栅区(图3中示意了出了多个槽型栅区205)。每个槽型栅区205可以包括从半导体衬底203的顶面SI (图3中用点划线表示该顶面的横截面切割线)开口在半导体衬底203中形成的栅沟槽2051。栅沟槽2051包括形成于其中的栅介电层2052和栅导电层2053，所述栅介电层2052布满栅沟槽2051的侧壁和底面，将栅导电层2053与衬底203隔离开。栅导电层2053填充满布有栅介电层2052的该栅沟槽2051。每个栅沟槽2051可以具有栅沟槽宽度W2和栅沟槽深度D2。图3示意的纵向剖面示意图中，多个槽型栅区205实质上相互电气耦接，图3中以相互连接的虚线示意这种电气耦接关系，参考图4的平面俯视图可以更好的理解。图4示例性地示出了多个晶体管单元201的槽型栅区205 (为简明，图4中仅示出了槽型栅区205的栅导电层2053)之间的一种相互连接形式，呈闭合方格网状。但本公开的实施例并不限于此。在其它实施例中，多个晶体管单元201的槽型栅区205之间还可以具有其它相互连接形式，比如呈带状。
[0030]本公开中，横向指与半导体衬底203的顶面SI的横截面切割线平行的方向，纵向指与半导体衬底203的顶面SI垂直的方向。宽度指横向测量的距离。深度指纵向测量的距离。
[0031]根据图3示出的示例性实施例，多个隔离单元202形成于边缘区域22中，由该边缘区域22的内侧(靠近有效单元区域21的一侧)向该边缘区域22的外侧(远离有效单元区域21的一侧)方向依次排布。根据图3的示意，每个隔离单元202包括从半导体衬底203的顶面SI (图3中用点划线表示该顶面的横截面切割线)开口在半导体衬底203中形成的隔离沟槽2021。每个隔离沟槽2021包括布满该隔离沟槽2021的侧壁和底部的介电层2022。布有该介电层2022的每个隔离沟槽2021可以进一步包括第一导电侧墙2023和第二导电侧墙2024，其中该第一导电侧墙2023紧邻隔离沟槽2021的内侧壁(例如，图3的纵向剖面图中每个隔离沟槽2021的左侧壁)形成，该第二导电侧墙2024紧邻隔离沟槽2021的外侧壁(例如，图3的纵向剖面图中每个隔离沟槽2021的右侧壁)形成，并且该第一导电侧墙2023和第二导电侧墙2024之间具有空隙，将该第一导电侧墙2023和第二导电侧墙2024隔开。根据本公开的一个实施例，每个隔离沟槽2021还可以包括隔离介电层2025，该隔离介电层2025填充所述第一导电侧墙2023和第二导电侧墙2024之间的空隙。每个隔离沟槽2021可以具有隔离沟槽宽度Wl和隔离沟槽深度Dl。每个隔离沟槽2021的隔离沟槽宽度Wl均大于栅沟槽宽度W2。隔离沟槽深度Dl可以与栅沟槽深度D2相同，也可以不同。这里的“内侧”可以指在位置上更靠近有效单元区域21的一侧，“外侧”可以指在位置上更远离有效单元区域21的一侧。参考图4的平面俯视图可以更好的理解隔离单元202的排布方式。为简明且便于理解图4仅示出了每个隔离单元202的第一导电侧墙2023和第二导电侧墙2024。
[0032]每个隔离单元202还可以进一步包括具有第二导电类型(例如图3中示意为P型)的保护环区2026，该保护环区2026形成于半导体衬底203中(例如图3中示意为形成于外延层2023中)，并且位于每个隔离单元202的隔离沟槽2021的底部下方。在一个实施例中，如图3示意，每个隔离单元202的保护环区2026与相应的隔离沟槽2021的底部接触。在一个实施例中，每个隔离单元202的保护环区2026位于相应的隔离沟槽2021的底部中央区域的下方。该第二导电类型与所述第一导电类型相反。
[0033]根据本公开的一个示例性实施例，仍参考图3，场效应晶体管20还可以进一步包括形成于衬底203中的体区204，具有所述第二导电类型(例如:图3中示意为P型)。体区204位于衬底203的上表面SI以下并且靠近该上表面SI的区域。本领域的普通技术人员应该可以理解，体区204可以通过在衬底203(图3示意为在衬底203的外延层部分2032)中注入具有所述第二导电类型的离子形成，体区204通常具有相对较轻的掺杂浓度。在一个实施例中，体区204具有从上表面SI至衬底203内部的体区深度D4。该体区深度D4小于隔离沟槽深度Dl和栅沟槽深度D2。因而，在有效单元区域21，体区204被栅沟槽2051分隔为多个有效体区2041。在边缘区域22，体区204被隔离沟槽分隔为多个悬浮体区2042。有效体区2041用作晶体管单元201的体区，源区206位于有效体区2041中，有效体区2041与源区206 —起耦接至场效应晶体管20的源电极。位于边缘区域22中的悬浮体区2042则不有意耦接任何电势(例如:该悬浮体区2042不与场效应晶体管20的源电极、栅电极及漏电极等耦接)，即其具有悬浮电势，处于电悬浮状态。这样，在场效应晶体管20关断且漏源承受电压时，多个隔离单元202可以起到良好的阻止载流子由边缘区域22注入有效单元区域21的作用，从而保护晶体管单元201不受损，而且可以有效防止漏区203到源区206形成通路，改善场效应晶体管20的反向击穿电压。
[0034]根据本公开的一个实施例，场效应晶体管20可以进一步包括耦接所述栅区205的栅极金属207和耦接所述源区206的源极金属208分别作为场效应晶体管20的栅电极和源电极。在图3和图4示意的实施例中，源极金属208位于所述衬底203的有效单元区域21上方，栅极金属207位于所述衬底203的边缘区域22上方。源极金属208和栅极金属207之间具有隔离间隙(参见图4示意的俯视平面图)。在一个实施例中，每个有效晶体管单元201的有效体区2041和源区206均电气耦接至所述源电极(例如图3中的源极金属208)。每个有效晶体管单元201的栅区205电气耦接至所述栅电极(例如图3中的栅极金属 207)ο
[