0035]根据本公开的一个实施例，晶体管单元201的栅区205可以通过槽型栅总线单元209与所述栅极金属207耦接。参考图3和图4的示意，场效应晶体管20还可以进一步包括至少一个槽型栅总线单元209 (图3的剖面图中仅示意出了一个，然而本公开并不限于此)，形成于边缘区域22中。在该边缘区域22中，槽型栅总线单元209位于比所述多个隔离单元202中最内侧的隔离单元202 (以下称该最内侧的隔离单元202为起始隔离单元202)更内侧的位置，即槽型栅总线单元209比所述起始隔离单元202更靠近有效单元区域21或者晶体管单元201。在一个实施例中，槽型栅总线单元209与槽型栅区205类似，可以包括从半导体衬底203的顶面SI开口在半导体衬底203中形成的总线沟槽2091。总线沟槽2091可以包括布满该总线沟槽2091的侧壁和底部的总线介电层2092和填充满该总线沟槽2091的总线导电层2093，所述总线介电层2092将总线导电层2093与衬底203和体区204隔离开。在一个实施例中，槽型栅总线单元209与槽型栅区205在衬底203中相互连接，图3中以相互连接的虚线示意这种电连接关系。在一个实施例中，总线沟槽2091具有总线沟槽宽度W3和总线沟槽深度D3。槽型栅总线单元209 —般具有比槽型栅区205相对较宽的横向宽度，即总线沟槽宽度W3大于栅沟槽宽度W2 (W3>W2)，以易于通过层间通孔(例如，图3中示意的通孔2111)与栅极金属207接触，从而将栅区205与栅电极207电气耦接。参考图4的平面俯视图可以更好的理解栅结构(例如包括栅区205，栅总线单元209以及栅电极207)的连接关系。为简明且便于理解图4仅示出了栅导电层2053、总线导电层2093和通孔2111，而将栅结构的其它构件省略。应当注意图4示意出了不止一个栅总线单元209(例如示出了多个栅总线单元209的总线导电层2093)。本领域的普通技术人员应该理解，本领域的普通技术人员应该理解，图3中对于栅区205以及栅总线单元209等有关栅结构的表示均是示意性的，图3和图4的剖面和平面对应关系也是示意性的，并不用于对本发明进行精确具体的限定。事实上，栅区205以及槽型栅总线单元209的结构和排布方式以及它们间的相互连接关系并不限于图3所示以及以上基于图3所描述的。在其它实施例中，栅区205与栅总线单元209还可以采用其它连接方式。
[0036]根据本公开的一个实施例，每个隔离沟槽2021的隔离沟槽宽度Wl还可以进一步大于每个总线沟槽2091的总线沟槽宽度W3 (ffl>W3)，以便在每个隔离沟槽2021中更容易形成第一导电侧墙2023和第二导电侧墙2024。这样还有益于调节第一导电侧墙2023和第二导电侧墙2024之间的空隙的位置和尺寸。在一个实施例中，保护环区2026可以通过第一导电侧墙2023和第二导电侧墙2024之间的空隙向衬底203中注入第二导电类型的离子形成，因而调节该空隙的位置和尺寸使得调节保护环区2026的位置和尺寸成为可能。虽然在图3的示例中，将隔离沟槽深度Dl、栅沟槽深度D2和总线沟槽深度D3示意为大致相等，然而在其它实施例中，隔离沟槽深度Dl、栅沟槽深度D2和总线沟槽深度D3也可以不相等。在一个实施例中，栅导电层2053总线导电层2093、第一导电侧墙2023和第二导电侧墙2024的材料可以相同，例如均为掺杂的多晶硅，也可以不同，并可以为其它导电材料。同样，介电层2022、总线介电层2092以及栅介电层2052的材料也可以相同，例如均为硅氧化物，也可以不同，并可以为其它介电材料。
[0037]根据本公开的一个示例性实施例，仍参考图3，场效应晶体管20还可以进一步包括层间介电层210，位于金属层(例如源极金属208和栅极金属207)和衬底203之间，用于防止源极金属208与栅区205之间的短接以及栅极金属207与源区206之间的短接。根据本公开的一个实施例，每个隔离沟槽2021中的隔离介电层2025具有与层间介电层210相同的材质。根据本公开的一个实施例，栅极金属207可以通过形成于层间介电层210中的多个第一通孔2111耦接至栅总线单元209，例如栅极金属207通过多个第一通孔2111电连接至总线导电层2093，从而通过栅总线单元电耦接晶体管单元201的栅区205。类似地，源极金属208可以通过形成于层间介电层210中的多个第二通孔2112耦接至源区206，例如:源极金属208可以延伸穿过多个第二通孔2112直至与源区206和有效体区2041接触。本领域的技术人员应该理解，这里的“多个”并不用于特指多于一个，而是可以包含一个的意思。在一个实施例中，所述栅极金属207还横向延伸以基本上覆盖起始隔离单元202的隔离沟槽2021。在一个实施例中，场效应晶体管20还可以包括漏电极(例如漏极金属)直接形成于半导体衬底203的下表面并与基底部分2031 (漏区)电接触。
[0038]根据本公开以上参考图3和图4描述的各实施例，场效应晶体管20的隔离单元202可以有效阻止从边缘区域22至有效单元区域21的载流子泄漏，从而切断边缘区域22至有效单元区域21的不期望的泄漏路径，以保护晶体管单元201不被边缘区域22中的载流子影响。对于每个隔离单元202，介电层2022的厚度相对较薄，例如可以同栅介电层2052和/或总线介电层2092的厚度一样。每个隔离单元202中的隔离介电层2025相较于介电层2022具有相对较厚的厚度。隔离介电层2025的厚度可以通过调节第一导电侧墙2023和第二导电侧墙2024之间的空隙的尺寸调节，也可以通过调节隔离沟槽2021的隔离沟槽宽度Wl调节。与仅采用保护环作为边缘区域的隔离单元的场效应晶体管相比，根据本公开各实施例的场效应晶体管20具有更小的边缘区域面积。场效应晶体管20的制造成本也相对降低，由于本公开中形成保护环区2026时进行离子注入可以采用第一导电侧墙2023和第二导电侧墙2024作掩蔽，因而至少可以节省一层用于形成保护环时离子注入所需的掩膜层。与图1中示意的场效应晶体管10相比，根据本公开各实施例的场效应晶体管20在关断状态下且在漏区2031和源区206之间施加较高的漏源电压(例如30V)时，该漏源电压降在每个隔离单元202的介电层2022和相对较厚的隔离介电层2025上。因此，相对于场效应晶体管10中槽型隔离单元109的侧壁氧化层而言，在相同的掺杂浓度和击穿电压要求下，每个隔离单元202的介电层2022所承受的电场强度/电压相对较低。并且每个隔离单元202的位于隔离沟槽2021底部下方的保护环区2026可以进一步降低隔离沟槽2021的侧壁和底部附近的电场强度。
[0039]图5示意出了图3中场效应晶体管20处于关断状态且漏区203和源区206之间施加较高的漏源电压(例如30V)时的局部等势线分布示意图(例如对应于图3中BB’示意的局部区域)。由图5可见，起始隔离单元202的隔离沟槽2021左侧壁附近(如图5中由虚线框起的部分)的等势线分布相对疏松(与图2中最内侧的槽型隔离单元109的左侧壁附近的等势线分布形成鲜明对比)。因此，起始隔离单元202的隔离沟槽2021左侧壁附近的电场强度降低，从而降低了起始槽型隔离单元202被击穿的风险，使得场效应晶体管20具有的反向击穿电压得以提高并且不易发生反向击穿电压漂移。因而场效应晶体管20具有较强的工作稳定性。
[0040]图6示出了根据本公开一个实施例的场效应晶体管30的纵向剖面示意图。为了简明且便于理解，图6实施例中示意的场效应晶体管30的那些功能上与场效应晶体管20的组件或结构沿相同或类似的组件或结构沿用了相同的附图标记。除特别说明，不再对这些相同或类似的组件或结构的相互位置和/或者连接关系进行赘述。参考图6，场效应晶体管30中，所述至少一个槽型栅总线单元209的总线沟槽2091与起始槽型隔离单元202的隔离沟槽2021相连接，以使总线导电层2093与该起始隔离沟槽2021中的第一导电侧墙2023电气耦接。在一个实施例中，所述总线沟槽2091可以通过横向槽型连接部31与该起始隔离沟槽2021连接，该横向槽型连接部31可以具有与所述栅沟槽2051或总线沟槽2091相同的结构。图7示出了根据本公开一个实施例的对应于图6中所示场效应晶体管30的局部平面俯视示意图。需要说明的是，图6和图7仅示意出了场效应晶体管30的整个晶片的一部分以方便理解和说明，可以认为图6中的纵向剖面示意图对应于图7中AA’剖面线所示的部分。为简明且便于理解，图7仅示意出了栅导电层2053、总线导电层2093、横向槽型连接部31、第一导电侧墙2023和第二导电侧墙2024。
[0041]在图6和图7示意的实施例中，由于所述起始隔离槽型2021的第一导电侧墙2023与所述至少一个栅总线沟槽2091的总线导电层2093电耦接，因而该起始隔离沟槽2021事实上被电耦接至所述栅区205。在实际应用中，当场效应晶体管30关断且漏区203与源区206之间施加漏源电压时，栅区205事实上耦接参考地电势。因此，这种情况下，对于图6和图7实施例示意的场效应晶体管30，起始隔离沟槽2021不再悬浮而是耦接参考地电势，从而进一步降低了每个隔离沟槽2021的侧壁和底部附近的电场强度。每个隔离沟槽2021的介电层2022被击穿的可能性进一步降低，使得场效应晶体管30的反向击穿电压进一步提高并且不易发生反向击穿电压漂移。因而场效应晶体管30的工作稳定性进一步提升。
[0042]以上基于图3至图7对根据本公开各实施例的场效应晶体管(例如20、30)进行了说明，虽然在上述说明中，场效应晶体管示例性地包括垂直型沟槽栅MOSFET晶体管单元201，与边缘区域22中的边缘结构一起形成于衬底203中。然而上述对本公开各实施例的示例性说明并不用于对本公开进行限定，根据本公开变形实施例及实施方式的场效应晶体管还可以包括其它类型的晶体管单元201，例如双扩散金属氧化物半导体场效应晶体管(DMOS)单元、结型场效应晶体管(JFET)单元等代替前述各实施例中