具有减小的通向电压的肖特基二极管的制作方法
【技术领域】
[0001]本公开涉及半导体器件以及其制造方法。尤其是描述耐冲击电流的肖特基二极管和其制造方法，例如由SiC的制造方法。
【背景技术】
[0002]肖特基二极管除了其相比于pin二极管而言快速性之外具有在导通方向上小的电压降。也称为通向电压的在导通方向上的电压降通过肖特基金属的材料和通过在肖特基接触(Schottkykontakt)处半导体的掺杂来确定。除了娃之外，对于肖特基二极管也可以使用其他半导体材料。特别对于较高的截止电压经常使用碳化硅(SiC)肖特基二极管。
[0003]但是由于半导体掺杂、半导体材料或肖特基金属的变化而引起的通向电压的改变也对截止电流有影响。
[0004]本公开涉及在对肖特基二极管的截止电压无或仅有小的影响情况下通向电压的减小。
【发明内容】
[0005]本发明涉及根据独立权利要求的半导体器件。其他特征在从属权利要求中来定义。
[0006]在一种示例中，半导体器件包括第一导电类型的半导体本体和在半导体本体处的金属层，其中金属层与半导体本体一起沿着接触面构成肖特基接触。在接触面处第一导电类型的掺杂浓度沿着接触面的方向变化。
[0007]在另一示例中，半导体器件包括第一导电类型的半导体本体和在半导体本体处的金属层，其中金属层与半导体本体一起沿着接触面构成肖特基接触。第二导电类型的至少一个区域和具有提高的掺杂浓度的区域布置在接触面处，在其处第一导电类型的掺杂浓度高于半导体本体的掺杂浓度。
【附图说明】
[0008]图1根据示意性横截面图示出具有在接触面处横向变化的掺杂的本描述的肖特基二极管的第一示例；
图2根据示意性横截面图示出具有在接触面处横向变化的掺杂的该图的肖特基二极管的第二示例；
图3根据示意横截面图示出具有MPS岛的本公开第三示例；
图4根据示意横截面图示出具有MPS岛的本公开第四示例；
图5根据示意横截面图示出本公开的肖特基二极管的第五示例；和图6根据示意横截面图示出具有掩埋的P区带(Gebieten)的肖特基二极管的第六示例。
【具体实施方式】
[0009]下面参照附图进一步阐述本发明的实施例。但是本发明不局限于具体描述的实施方式，而是可以以适当的方式被修改和改动。处于本发明范围中的是，将一种实施方式的各个特征和特征组合与另一实施方式的特征和特征组合适当地进行组合，以便得到另外的本发明实施方式。
[0010]在下面根据图进一步阐述本发明的实施例之前，要指出的是，图中相同的元件配备有相同的或类似的附图标记并且略去对这些元件的重复描述。图仅示出器件的一部分并且器件可以包括其他元件。此外，图不必是按比例的。相反地，重点在于对基本原理的阐述上。
[0011]图1示出通过肖特基二极管110的分段的横截面的实施例。仅仅示出肖特基二极管110的片断，该片断如所示那样或以改变的形式可以多次重复并且未示出的边缘区域可以毗连所述片断。
[0012]肖特基二极管包括半导体本体20，所述半导体本体在所示示例中包括衬底22和掺杂的外延层24并且它们一起构成肖特基二极管的漂移区。半导体本体20可以由硅或其他半导体材料制成。也可以使用具有较大能带间隙的半导体材料。特别是对于较高的电压可以使用碳化硅(SiC)。肖特基二极管包括电极30，该电极30布置在外延层24处并且接触面34利用具有半导体本体20的肖特基接触构成。电极30可以由金属或由每种其他材料制成，其与外延层24 —起构成肖特基接触。电极30构成肖特基二极管110的阳极并且与阳极端子38连接。
[0013]外延层24可以包括掺杂的半导体材料，例如η掺杂的硅，尤其是η掺杂的SiC。
[0014]在图1的示例中，在肖特基接触的接触面134处局部提高η掺杂的漂移区的掺杂浓度。具有相对于漂移区24提高的掺杂浓度的这些较高掺杂的区域142与低掺杂的区域交替或者可以完全中断，使得接触面134包括具有与漂移区段的掺杂相对应的掺杂的至少一个区域。在这些示例中总是得到η掺杂的横向变化。提高的η掺杂因此不是整面地相同的而是沿着接触面、也即在横向方向上不同。
[0015]漂移区段的掺杂可以具有恒定的掺杂。但是也可能的是，漂移区段的掺杂在竖直方向上变化。在该情况下，漂移区的掺杂变化可以继续直至接触面134的区域中。
[0016]通过横向改变η掺杂可以局部限制肖特基势皇地提高在较高掺杂的区域142中的η掺杂的局部提高。由此可以改变、尤其是减小二极管的通向电压，而不改变由漂移区的半导体材料和阳极金属组成的金属组成并且不同时显著提高截止电流。
[0017]η掺杂的横向变化在图1中分等级地示出为离散变化。这些等级可以或多或少是离散的并且也可以实现连续的或逐渐的横向变化或在掺杂浓度的两个或更多等级中的分等级的变化。同样具有恒定η掺杂的区域和具有变化的掺杂的结区域的组合或在接触面134处连续改变的掺杂浓度也是可设想的。例如，较高掺杂的区域142可以借助于结构化地平坦地注入到半导体中、在所示示例中注入到外延层24中来实现。
[0018]如果使用SiC作为半导体材料，平坦注入导致例如少于10nm的较高掺杂的区域142的厚度或竖直伸展。利用对于氮为50keV的注入能量，可以实现具有大约1nm或之下的厚度的在SiC中较高掺杂的区域142。如果使用硅作为半导体材料，则在直至I μπι的范围中的较高掺杂的区域的竖直厚度可以是有利的。
[0019]图2示出在图1中所示的肖特基二极管的变型方案。图2的肖特基二极管210对应于图1的肖特基二极管110，具有以下区别:在整个接触面234上在电极30和半导体本体20之间布置连贯的较高掺杂的层242。较高掺杂的层242的掺杂在此沿着接触面234的至少一个方向变化并且包含具有高掺杂的区带243和具有较低掺杂的区带244，所述区带可以彼此交替。较高掺杂的层242同样可以借助于平坦的结构化的注入来产生。
[0020]图3示出本公开的肖特基二极管310的另一示例。图3的肖特基二极管310对应于图1的示例，其中这里在接触面334处在外延层24中附加地布置大量P掺杂的区带52。这些P掺杂的区带52也称为MPS岛并且在肖特基二极管的截止运行中用于屏蔽肖特基接触免遭强电场。概念MPS也称为合并PiN肖特基(Merged PiN Schottky)，在这些构件情况下，肖特基结由平行布置的pn结包围，所述pn结通过MPS岛实现。与p掺杂的区带52邻接地在接触面334处布置较高掺杂的区域342。较高掺杂的区域342可以完全地或部分地包围P掺杂的区带52。较高掺杂的区域342具有间隙344，在所述间隙处掺杂浓度不提高并且对应于漂移区段或外延层24。由此得出掺杂浓度在横向方向上的变化。较高掺杂的区域3