薄膜晶体管、阵列基板及其各自的制备方法、显示装置的制造方法
【技术领域】
[0001]本发明属于显示技术领域，具体涉及一种薄膜晶体管、阵列基板及其各自的制备方法、显示装置。
【背景技术】
[0002]目前常用的平板显示装置包括液晶显示装置(Liquid Crystal Display:简称IXD)和OLED (Organic Light-Emitting D1de:有机发光二极管)显示装置，不管是液晶显示装置还是OLED显示装置中均包括有阵列基板，阵列基板中设置有多个薄膜晶体管(ThinFilm Transistor:简称 TFT)。
[0003]随着半导体设计工艺及生产技术不断更新，元件本身速度的改良和显示面板尺寸及分辨率的增加，薄膜晶体管的占用面积显得愈加重要。特别是在氧化物薄膜晶体管中表现的较为明显。氧化物薄膜晶体管通常包括:设于基底上方的栅极，覆盖栅极的栅极绝缘层，设于栅极绝缘层上方的有源层，设于有源层上方的刻蚀阻挡层，以及分别通过贯穿刻蚀阻挡层的源极接触过孔和漏极接触过孔，与有源层连接的源、漏极。其中，由于源极接触过孔和漏极接触过孔形成在同一层中，且受刻蚀工艺的限制，两个过孔之间需要存在一定的距离，以防止在刻蚀过程中两者贯穿，造成元件报废。可以理解的是，源极接触过孔和漏极接触过孔之间的距离也就定义出有源层沟道的宽度，同时也限定了薄膜晶体管的尺寸，造成氧化物薄膜晶体管的尺寸较大，同时由于栅极和源极、漏极分层设置，必然会产生栅极和源极之间、栅极和漏极之间的寄生电容，从而导致应用该薄膜晶体管的显示装置的显示效果欠佳。
【发明内容】
[0004]本发明所要解决的技术问题包括，针对现有的薄膜晶体管存在上述的技术问题，提供一种体积减小，漏极与栅极的寄生电容、或源极与栅极的寄生电容减小的薄膜晶体管、阵列基板及各自的制备方法、显示装置。
[0005]解决本发明技术问题所采用的技术方案是一种薄膜晶体管，包括:
[0006]源极，设置在基底上方；
[0007]刻蚀阻挡层，设置在所述源极上方，且在与所述源极对应的位置形成有源极接触过孔；
[0008]有源层，设置在所述刻蚀阻挡层上方，且通过所述源极接触过孔与所述源极电性连接；
[0009]第一绝缘层，设置在所述有源层上方，且在与所述有源层对应的位置形成有漏极接触过孔；
[0010]漏极，设置在所述第一绝缘层上方，且通过所述漏极接触过孔与所述有源层电性连接；
[0011]栅极，与所述源极和漏极中的一者同层设置，且与所述有源层的沟道区在基底上的正投影部分重合。
[0012]优选的是，所述有源层的材料为含有铟、镓、锌、铝、锡元素中的至少一种的含氧化合物、含硫化合物、含氮氧化合物、含硫氧化合物中的任意一种。
[0013]优选的是，所述栅极、所述源极和所述漏极采用钼、钼铌合金、铝、铝钕合金、钛和铜中的至少一种形成。
[0014]优选的是，所述源极包括源极环形本体，以及和源极环形本体连接的源极引出部；
[0015]所述刻蚀阻挡层中源极接触过孔为一环形开口，且该源极接触过孔设于所述源极环形本体的正上方；
[0016]所述有源层覆盖所述源极环形本体的正上方的刻蚀阻挡层；
[0017]所述第一绝缘层覆盖在有源层上方，且在所述第一绝缘层中的漏极接触过孔为一环形开口 ；
[0018]所述漏极包括漏极本体，以及和漏极本体连接的漏极引出部，且所述漏极本体覆盖所述漏极接触过孔；
[0019]所述栅极包括栅极开环本体，以及和栅极开环本体连接的栅极引出部，且所述栅极开环本体环绕所述漏极本体，所述栅极开环本体的开口位置对应所述漏极引出部所在位置。
[0020]解决本发明技术问题所采用的技术方案是一种薄膜晶体管的制备方法，其包括:
[0021]在基底上，通过构图工艺形成包括薄膜晶体管源极的图形；
[0022]在完成上述步骤的基底上，形成刻蚀阻挡层，并通过构图工艺形成包括源极接触过孔的图形；
[0023]在完成上述步骤的基底上，通过构图工艺形成包括有源层的图形，所述有源层通过所述源极接触过孔与所述源极电性连接；
[0024]在完成上述步骤的基底上，形成第一绝缘层，并通过构图工艺形成包括与所述有源层对应的位置的漏极接触过孔的图形；
[0025]在完成上述步骤的基底上，通过构图工艺形成包括薄膜晶体管漏极的图形，所述漏极通过所述漏极接触过孔与所述有源层电性连接；其中，
[0026]在上述步骤中，形成薄膜晶体管的源极或漏极的同时还形成有薄膜晶体管的栅极，其中所述栅极与所述有源层的沟道区在基底上的正投影部分重合。
[0027]优选的是，所述源极包括源极环形本体，以及和源极环形本体连接的源极引出部；
[0028]所述刻蚀阻挡层中源极接触过孔为一环形开口，且该源极接触过孔设于所述源极环形本体的正上方；
[0029]所述有源层覆盖所述源极环形本体的正上方的刻蚀阻挡层；
[0030]所述第一绝缘层覆盖在有源层上方，且在所述第一绝缘层中的漏极接触过孔为一环形开口 ；
[0031]所述漏极包括漏极本体，以及和漏极本体连接的漏极引出部，且所述漏极本体覆盖所述漏极接触过孔；
[0032]所述栅极包括栅极开环本体，以及和栅极开环本体连接的栅极引出部，且所述栅极开环本体环绕所述漏极本体，所述栅极开环本体的开口位置对应所述漏极引出部所在位置。
[0033]解决本发明技术问题所采用的技术方案是一种阵列基板，其包括上述的薄膜晶体管。
[0034]优选的是，所述在阵列基板上还包括设置在所述薄膜晶体管的漏极所在层上方的钝化层和设置在钝化层上方的像素电极；其中，
[0035]在所述钝化层中形成有像素电极接触过孔，所述像素电极通过所述像素电极接触过孔与所述漏极电性连接。
[0036]进一步优选的是，所述栅极与所述漏极同层设置，所述在阵列基板上还包括与所述像素电极同层设置的辅助栅极，
[0037]在所述钝化层中还形成有栅极接触过孔，所述辅助栅极通过所述栅极接触过孔与所述栅极电性连接。
[0038]更进一步优选地是，所述栅极接触过孔与所述源极接触过孔在基底上的投影完全重合。
[0039]解决本发明技术问题所采用的技术方案是一种阵列基板的制备方法，其包括上述薄膜晶体管的制备方法。
[0040]优选的是，所述阵列基板的制备方法还包括:
[0041]在形成有薄膜晶体管的漏极的基底上，形成钝化层，并通过构图工艺在钝化层中形成像素电极接触过孔；
[0042]在完成上述步骤的基底上，通过构图工艺形成包括像素电极的图形，所述像素电极通过所述像素电极接触过孔与所述漏极电性连接。
[0043]进一步优选的是，所述薄膜晶体管的栅极与漏极同步形成，在形成所述像素电极接触过孔的同时还包括:形成栅极接触过孔的步骤；以及在形成所述像素电极的同时还包括形成辅助栅极的步骤，所述辅助栅极与所述栅极通过栅极接触过孔电性连接。
[0044]更进一步优选的是，形成的所述栅极接触过孔与所述源极接触过孔在基底上的投影完全重合。
[0045]解决本发明技术问题所采用的技术方案是一种显示装置，其包括上述的阵列基板。
[0046]本发明具有如下有益效果:
[0047]在本发明的薄膜晶体管中，将源极和漏极分层设置，并将有源层设置在源极和漏极所在层之间，在图中可以看出有源层沟道位于源极接触过孔靠近漏极接触过孔的侧壁上，由现有的横向沟道变为纵向沟道，大大缩短了有源层沟道的水平宽度，从而减小了薄膜晶体管的