薄膜晶体管及其制备方法、阵列基板和显示面板的制作方法
【技术领域】
[0001]本发明涉及显示技术领域，特别涉及一种薄膜晶体管及其制备方法、阵列基板和显示面板。
【背景技术】
[0002]图1为现有技术中薄膜晶体管的截面示意图，如图1所示，该薄膜晶体管包括:位于衬底基板I上的栅极2，位于栅极2上方的栅绝缘层3，位于栅绝缘层3上方的有源层4，位于有源层4上方的源极5和漏极6。当栅极电压的高于薄膜晶体管的阈值电压时，源极5和漏极6通过有源层导通，载流子从源极5流向漏极6或者从漏极6流向源极5。
[0003]当现有技术中的薄膜晶体管处于工作状态时，在源极5与栅极2之间以及漏极6与栅极2之间均会存在较大的寄生电容，该寄生电容会对有源层中载流子的运动产生较大干扰，从而使得薄膜晶体管的工作性能不佳。
【发明内容】
[0004]本发明提供一种薄膜晶体管及其制备方法、阵列基板和显示面板，可有效的降低源极与栅极之间的寄生电容以及漏极与栅极之间的寄生电容对薄膜晶体管的影响。
[0005]为实现上述目的，本发明提供了一种薄膜晶体管，包括:同层设置于衬底基板的上方的栅极、源极和漏极，所述栅极、所述源极和所述漏极的上方设置有栅绝缘层，所述栅绝缘层的上方设置有有源层，所述有源层和所述栅绝缘层的上方设置有钝化层；
[0006]所述钝化层上对应所述有源层的位置设置有第一过孔和第二过孔；所述钝化层和所述栅绝缘层上对应所述源极和所述漏极的位置分别设置有第三过孔和第四过孔；
[0007]所述钝化层的上方设置有同层设置的第一连接图形和第二连接图形，所述第一连接图形通过所述第一过孔和所述第三过孔分别与所述有源层和所述源极连接，所述第二连接图形通过所述第二过孔和所述第四过孔分别与所述有源层和所述漏极连接。
[0008]可选地，所述钝化层的介电常数小于2.8。
[0009]可选地，所述钝化层的材料为S1C。
[0010]可选地，所述栅极包括:栅导电图形和位于栅导电图形上方的栅阻隔图形；
[0011]所述源极包括:源导电图形和位于源导电图形上方的源阻隔图形；
[0012]所述漏极包括:漏导电图形和位于漏导电图形上方的漏阻隔图形；
[0013]所述栅导电图形、所述源导电图形和所述漏导电图形同层设置，所述栅阻隔图形、所述源阻隔图形和所述漏阻隔图形同层设置。
[0014]可选地，所述栅导电图形、源导电图形和所述漏导电图形的材料均为铜；
[0015]所述栅阻隔图形、所述源阻隔图形和所述漏阻隔图形的材料均为钛。
[0016]可选地，所述栅绝缘层的介电常数大于3.9。
[0017]可选地，所述栅绝缘层的材料为A1203、Ta2O5, T12, HfO2, ZrO2, La2O3和Pr 203中的至少一种。
[0018]为实现上述目的，本发明提供了一种薄膜晶体管的制备方法，包括:
[0019]在衬底基板的上方形成栅极、源极和漏极，所述栅极、源极和漏极同层设置；
[0020]在所述衬底基板、所述栅极、所述源极和所述漏极的上方形成栅绝缘层；
[0021]在所述栅绝缘层的上方形成有源层；
[0022]在所述有源层和所述栅绝缘层的上方形成钝化层，所述钝化层上对应所述有源层的位置设置有第一过孔和第二过孔；所述钝化层和所述栅绝缘层上对应所述源极和所述漏极的位置分别设置有第三过孔和第四过孔；
[0023]在所述钝化层的上方形成第一连接图形和第二连接图形，所述第一连接图形与所述第二连接图形同层设置，所述第一连接图形通过所述第一过孔和所述第三过孔分别与所述有源层和所述源极连接，所述第二连接图形通过所述第二过孔和所述第四过孔分别与所述有源层和所述漏极连接。
[0024]可选地，所述钝化层的介电常数小于2.8。
[0025]可选地，所述钝化层的材料为S1C。
[0026]可选地，所述在衬底基板的上方形成栅极、源极和漏极的步骤包括:
[0027]通过一次构图工艺在衬底基板的上方形成所述栅导电图形、所述源导电图形和所述漏导电图形；
[0028]通过一次构图工艺在所述栅导电图形上方形成所述栅阻隔图形，在所述源导电图形的上方形成所述源阻隔图形，以及在所述漏导电图形的上方形成所述漏阻隔图形。
[0029]可选地，所述通过一次构图工艺在衬底基板的上方形成所述栅导电图形、所述源导电图形和所述漏导电图形的步骤包括:
[0030]通过沉积工艺在所述衬底基板的上方沉积一层铜膜；
[0031]对所述铜膜进行湿法刻蚀形成所述栅导电图形、所述源导电图形和所述漏导电图形。
[0032]可选地，所述通过一次构图工艺在衬底基板的上方形成所述栅阻隔图形、所述源阻隔图形和所述漏阻隔图形的步骤包括:
[0033]通过沉积工艺在所述衬底基板、所述栅导电图形、所述源导电图形和所述漏导电图形的上方沉积一层钛膜；
[0034]对所述钛膜进行干法刻蚀以在所述栅导电图形上方形成所述栅阻隔图形，在所述源导电图形的上方形成所述源阻隔图形，以及在所述漏导电图形的上方形成所述漏阻隔图形。
[0035]可选地，所述在所述钝化层的上方形成第一连接图形和第二连接图形的步骤之后还包括:
[0036]对所述薄膜晶体管进行退火处理，所述栅绝缘层对所述有源层内的氧空位进行修补。
[0037]可选地，所述栅绝缘层的介电常数大于3.9。
[0038]可选地，所述栅绝缘层的材料为A1203、Ta2O5, T12, HfO2, ZrO2, La2O3和Pr 203中的至少一种。
[0039]为实现上述目的，本发明还提供了一种阵列基板，包括:薄膜晶体管，该薄膜晶体管采用上述的薄膜晶体管。
[0040]可选地，所述阵列基板为液晶显示面板中的阵列基板，所述阵列基板还包括:像素电极，所述像素电极与所述第二连接图形同层设置，所述像素电极与所述第二连接图形连接。
[0041]可选地，所述阵列基板为OLED显示面板中的阵列基板，所述阵列基板还包括:阳电极和像素界定层，所述阳电极与所述第二连接图形同层设置，所述阳电极与所述第二连接图形连接。
[0042]为实现上述目的，本发明还提供了一种显示面板，包括:阵列基板，该阵列基板采用上述的阵列基板。
[0043]本发明具有以下有益效果:
[0044]本发明公开了一种薄膜晶体管及其制备方法、阵列基板和显示面板，包括:同层设置于衬底基板的上方的栅极、源极和漏极，栅极、源极和漏极的上方设置有栅绝缘层，栅绝缘层的上方设置有有源层，有源层和栅绝缘层的上方设置有钝化层；钝化层上对应有源层的位置设置有第一过孔和第二过孔；钝化层和栅绝缘层上对应源极和漏极的位置分别设置有第三过孔和第四过孔；钝化层的上方设置有同层设置的第一连接图形和第二连接图形，第一连接图形通过第一过孔和第三过孔将有源层与源极连接，第二连接图形通过第二过孔和第四过孔将有源层与漏极连接。本发明的技术方案可有效的降低源极和漏极与栅极之间的寄生电容对薄膜晶体管的影响，与此同时，由于钝化层完全覆盖有源层，因此该钝化层可有效的避免外部水气对有源层的产生不良影响。
【附图说明】
[0045]图1为现有技术中薄膜晶体管的截面示意图；
[0046]图2为本发明实施例一提供的薄膜晶体管的截面示意图；
[0047]图3为本发明实施例二提供的薄膜晶体管的制备方法的流程图；
[0048]图4为本发明实施例三提供的薄膜晶体管的制备方法的流程图；
[0049]图5a?5e为制备图2所示的薄膜晶体管的中间结构的截面示意图；
[0050]图6为本发明实施例四提供的一种阵列基板的截面示意图；
[0051]图7为本发明实施例四提供的又一种阵列基板的截面示意图。
【具体实施方式】
[0052]为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的薄膜晶体管及其制备方法、阵列基板和显示面板进行详细描述。
[0053]实施例一
[0054]图2为本发明实施例一提供的薄膜晶体管的截面示意图，如图2所示，该薄膜晶体管包括:同层设置于衬底基板I的上方的栅极2、源极5和漏极6，栅极2、源极5和漏极6的上方设置有栅绝缘层3，栅绝缘层3的上方设置有有源层4，有源层4和栅绝缘层3的上方设置有钝化层7 ;钝化层7上对应有源层4的位置设置有第一过孔81和第二过孔91 ;钝化层7和栅绝缘层3上对应源极5和漏极6的位置分别设置有第三过孔82和第四过孔92 ;钝化层7的上方设置有同层设置的第一连接图形8和第二连接图形9，第一连接图形8通过第一过孔81和第三过孔82分别与有源层4和源极5连接，第二连接图形9通过第二过孔91和第四过孔92分别与有源层4和漏极6连接。
[0055]需要说明的是，第一连接图形8和第二连接图形9均为导体，第一连接图形8用于将有源层4与源极5电连接，第二连接图形9用于将有源层4与漏极6电连接。
[0056]本发明的技术方案通过将源极5和漏极6均与栅极2同层设置，可使得源极5和漏极