隔图形52中的T12还能为第一连接图形8与源极5的连接提供有效的欧姆接触面积，位于漏阻隔图形62中的T12还能为第二连接图形9与漏极6的连接提供有效的欧姆接触面积。此外，位于栅阻隔图形22中的T12还能配合对应位置的栅绝缘层3以进一步地减小了薄膜晶体管的漏电流。
[0097]实施例四
[0098]本发明实施例四提供了一种阵列基板，该阵列基板包括:薄膜晶体管，该薄膜晶体管采用上述实施例一中提供的薄膜晶体管，该薄膜晶体管可采用上述实施例二或实施例三中提供的制备方法得以制备。
[0099]图6为本发明实施例四提供的一种阵列基板的截面示意图，如图6所示，作为本实施例提供的一种阵列基板的具体方案，该阵列基板为液晶显示面板中的阵列基板，该阵列基板包括:像素电极10和上述实施例一中的薄膜晶体管11，像素电极与第二连接图形9同层设置，像素电极10与第二连接图形9连接，该薄膜晶体管11中的第一连接图形和第二连接图形9的材料均与像素电极10的材料相同，且均为ITO。在制备上述阵列基板时，可通过一次构图工艺以同时制备出第一连接图形、第二连接图形9和像素电极10。
[0100]图7为本发明实施例四提供的又一种阵列基板的截面示意图，如图7所示，作为本实施例提供的又一种阵列基板的具体方案，该阵列基板为OLED (Organic Light-EmittingD1de)显示面板中的阵列基板，该阵列基板包括:阳电极12、像素界定层13和上述实施例一中的薄膜晶体管11，阳电极12与第二连接图形9同层设置，阳电极12与第二连接图形9连接，该薄膜晶体管11中的第一连接图形和第二连接图形9的材料均与阳电极12的材料相同，且均为ΙΤ0。在制备上述阵列基板时，可通过一次构图工艺同时制备出第一连接图形、第二连接图形9和阳电极12。
[0101]需要说明的是，在上述图6和图7中，也可在钝化层和栅绝缘层上对漏极的位置形成第五过孔，像素电极和阳电极通过第五过孔与漏极连接，在本实施例中，此种情况为给出相应的附图。
[0102]实施例五
[0103]本发明实施例五提供了一种显示面板，该显示面板包括阵列基板，该阵列基板采用上述实施例四中提供的阵列基板，具体内容可参见上述实施例四中的描述，此处不再赘述。
[0104]可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【主权项】
1.一种薄膜晶体管，其特征在于，包括:同层设置于衬底基板的上方的栅极、源极和漏极，所述栅极、所述源极和所述漏极的上方设置有栅绝缘层，所述栅绝缘层的上方设置有有源层，所述有源层和所述栅绝缘层的上方设置有钝化层； 所述钝化层上对应所述有源层的位置设置有第一过孔和第二过孔；所述钝化层和所述栅绝缘层上对应所述源极和所述漏极的位置分别设置有第三过孔和第四过孔； 所述钝化层的上方设置有同层设置的第一连接图形和第二连接图形，所述第一连接图形通过所述第一过孔和所述第三过孔分别与所述有源层和所述源极连接，所述第二连接图形通过所述第二过孔和所述第四过孔分别与所述有源层和所述漏极连接。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述钝化层的介电常数小于2.8。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述钝化层的材料为S1C。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极包括:栅导电图形和位于栅导电图形上方的栅阻隔图形； 所述源极包括:源导电图形和位于源导电图形上方的源阻隔图形； 所述漏极包括:漏导电图形和位于漏导电图形上方的漏阻隔图形； 所述栅导电图形、所述源导电图形和所述漏导电图形同层设置，所述栅阻隔图形、所述源阻隔图形和所述漏阻隔图形同层设置。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述栅导电图形、源导电图形和所述漏导电图形的材料均为铜； 所述栅阻隔图形、所述源阻隔图形和所述漏阻隔图形的材料均为钛。
6.根据权利要求1-5中任一所述的薄膜晶体管，其特征在于，所述栅绝缘层的介电常数大于3.9。
7.根据权利要求6所述的薄膜晶体管，其特征在于，所述栅绝缘层的材料为Al203、Ta2O5' Ti02、HfO2> Zr02、La2O3和 Pr 203中的至少一种。
8.一种薄膜晶体管的制备方法，其特征在于，包括: 在衬底基板的上方形成栅极、源极和漏极，所述栅极、源极和漏极同层设置； 在所述衬底基板、所述栅极、所述源极和所述漏极的上方形成栅绝缘层； 在所述栅绝缘层的上方形成有源层； 在所述有源层和所述栅绝缘层的上方形成钝化层，所述钝化层上对应所述有源层的位置设置有第一过孔和第二过孔；所述钝化层和所述栅绝缘层上对应所述源极和所述漏极的位置分别设置有第三过孔和第四过孔； 在所述钝化层的上方形成第一连接图形和第二连接图形，所述第一连接图形与所述第二连接图形同层设置，所述第一连接图形通过所述第一过孔和所述第三过孔分别与所述有源层和所述源极连接，所述第二连接图形通过所述第二过孔和所述第四过孔分别与所述有源层和所述漏极连接。
9.根据权利要求8所述的薄膜晶体管的制备方法，其特征在于，所述钝化层的介电常数小于2.8。
10.根据权利要求9所述的薄膜晶体管的制备方法，其特征在于，所述钝化层的材料为S1C0
11.根据权利要求8所述的薄膜晶体管的制备方法，其特征在于，所述在衬底基板的上方形成栅极、源极和漏极的步骤包括: 通过一次构图工艺在衬底基板的上方形成栅导电图形、源导电图形和漏导电图形； 通过一次构图工艺在所述栅导电图形上方形成栅阻隔图形，在所述源导电图形的上方形成源阻隔图形，以及在所述漏导电图形的上方形成漏阻隔图形。
12.根据权利要求11所述的薄膜晶体管的制备方法，其特征在于，所述通过一次构图工艺在衬底基板的上方形成所述栅导电图形、所述源导电图形和所述漏导电图形的步骤包括: 通过沉积工艺在所述衬底基板的上方沉积一层铜膜； 对所述铜膜进行湿法刻蚀以形成所述栅导电图形、所述源导电图形和所述漏导电图形。
13.根据权利要求11所述的薄膜晶体管的制备方法，其特征在于，所述通过一次构图工艺在衬底基板的上方形成所述栅阻隔图形、所述源阻隔图形和所述漏阻隔图形的步骤包括: 通过沉积工艺在所述衬底基板、所述栅导电图形、所述源导电图形和所述漏导电图形的上方沉积一层钛膜； 对所述钛膜进行干法刻蚀以在所述栅导电图形上方形成所述栅阻隔图形，在所述源导电图形的上方形成所述源阻隔图形，以及在所述漏导电图形的上方形成所述漏阻隔图形。
14.根据权利要求13所述的薄膜晶体管的制备方法，其特征在于，所述在所述钝化层的上方形成第一连接图形和第二连接图形的步骤之后还包括: 对所述薄膜晶体管进行退火处理，所述栅绝缘层对所述有源层内的氧空位进行修补。
15.根据权利要求8-14中任一所述的薄膜晶体管的制备方法，其特征在于，所述栅绝缘层的介电常数大于3.9。
16.根据权利要求15所述的薄膜晶体管的制备方法，其特征在于，所述栅绝缘层的材料为 Al2O3' Ta2O5, Ti02、HfO2, ZrO2, La2O3和 Pr 203中的至少一种。
17.一种阵列基板，其特征在于，包括:如上述权利要求1-5中任一所述的薄膜晶体管。
18.根据权利要求17所述的阵列基板，其特征在于，所述阵列基板为液晶显示面板中的阵列基板，所述阵列基板还包括:像素电极，所述像素电极与所述第二连接图形同层设置，所述像素电极与所述第二连接图形连接。
19.根据权利要求17所述的阵列基板，其特征在于，所述阵列基板为OLED显示面板中的阵列基板，所述阵列基板还包括:阳电极和像素界定层，所述阳电极与所述第二连接图形同层设置，所述阳电极与所述第二连接图形连接。
20.—种显示面板，其特征在于，包括:如上述权利要求17-19中任一所述的阵列基板。
【专利摘要】本发明公开了一种薄膜晶体管及其制备方法、阵列基板和显示面板，包括：同层设置于衬底基板的上方的栅极、源极和漏极，栅极、源极和漏极的上方设置有栅绝缘层，栅绝缘层的上方设置有有源层，有源层和栅绝缘层的上方设置有钝化层；钝化层上对应有源层的位置设置有第一过孔和第二过孔；钝化层和栅绝缘层上对应源极和漏极的位置分别设置有第三过孔和第四过孔；钝化层的上方设置有同层设置的第一连接图形和第二连接图形，第一连接图形通过第一过孔和第三过孔分别与有源层和源极连接，第二连接图形通过第二过孔和第四过孔分别与有源层和漏极连接。本发明的技术方案可有效的降低源极和漏极与栅极之间的寄生电容对薄膜晶体管的影响。
【IPC分类】H01L27-02, H01L29-786, H01L29-06, H01L21-336, H01L21-77
【公开号】CN104681630
【申请号】CN201510130610
【发明人】辛龙宝
【申请人】京东方科技集团股份有限公司
【公开日】2015年6月3日
【申请日】2015年3月24日