阵列基板、薄膜晶体管及制作方法、显示装置的制造方法
【技术领域】
[0001] 本发明属于显示技术领域，尤其涉及一种阵列基板、薄膜晶体管及制作方法、显示 装置。
【背景技术】
[0002] 随着显示技术的飞速发展，人们对显示器的分辨率、响应时间、功耗等特性要求也 越来越高。在这种情况下，随着显示器的尺寸越来越大以及3D等显示技术的发展，对设置 在显示器阵列基板上的TFT (Thin Film Transistor，薄膜晶体管）的迀移率要求越来越高。 TFT的迀移率是指TFT的有源层中载流子（电子和空穴）在单位电场作用下的平均飘移速 度。实际上用非晶硅制作有源层已不能满足对迀移率的要求，人们已经开始使用具有较高 迀移速率的金属氧化物材料。
[0003] 目前金属氧化物技术已经逐渐成为大尺寸、高画质、低功耗显示器产品的主流 技术，各大显示器商都在量产或者积极开发。高级超维场转换技术（ADvanced Super Dimension Switch,简称ADS)可以提高薄膜晶体管液晶显不器（Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)产品的画面品质，具有高分辨率、高透过率、低功 耗、宽视角、高开口率、低色差、无挤压水波纹（push mura)等优点。
[0004] 然而，ADS模式的氧化物TFT阵列基板的制备过程，通常需要7-9道掩膜（mask)工 艺，尤其是阵列基板中的TFT就需要5道掩膜工艺，因此制作工艺复杂，生产效率较低，成本 较高。
【发明内容】
[0005] 本发明的实施例提供一种阵列基板、薄膜晶体管及制作方法、显示装置，用以解决 现有技术中薄膜晶体管、阵列基板制作工艺复杂、生产效率较低、成本较高等技术问题，该 阵列基板的结构简单，制作工艺较少，从而生产效率高，成本较低。
[0006] 为达到上述目的，本发明的实施例采用如下技术方案：
[0007] 一种阵列基板，包括：
[0008] 基板；
[0009] 在所述基板上同层设置的有源层、源电极、漏电极、像素电极；
[0010] 位于所述有源层上的栅极绝缘层；
[0011] 位于所述栅极绝缘层上的栅极；
[0012] 所述有源层、源电极、漏电极、像素电极、栅极绝缘层和栅极通过一次构图工艺形 成，所述源电极通过所述有源层与所述漏电极连接。
[0013] 上述方案优选的是，所述阵列基板还包括：
[0014] 位于所述像素电极、源电极、漏电极、栅极上的层间介质（Inter Level Dielectric，简称ILD)，所述层间介质包括对应所述源电极的过孔；
[0015] 位于所述层间介质上的数据线，所述数据线通过所述过孔与所述源电极连接。
[0016] 上述任一方案优选的是，所述阵列基板还包括：
[0017] 位于所述数据线和所述层间介质上的钝化层（passivation，简称PVX);
[0018] 位于所述钝化层上的公共电极。
[0019] 上述任一方案优选的是，所述阵列基板还包括：位于所述钝化层上的有机树脂层， 所述公共电极位于所述有机树脂层上。
[0020] 一种阵列基板的制作方法，包括以下步骤：
[0021] 在基板上依次层叠制作半导体金属氧化物薄膜、栅极绝缘薄膜、栅极薄膜；
[0022] 通过一次构图工艺，将所述半导体金属氧化物薄膜形成包含有源层以及位于像素 电极区域、源电极区域、漏电极区域的图形，将所述栅极绝缘薄膜形成包含栅极绝缘层的 图形，将所述栅极薄膜形成包含栅极的图形；所述源电极通过所述有源层与所述漏电极连 接；
[0023] 将所述位于像素电极区域、源电极区域和漏电极区域的图形进行导体化，形成像 素电极、源电极和漏电极。
[0024] 上述方案优选的是，所述形成像素电极、源电极和漏电极之后还包括：
[0025] 制作覆盖所述像素电极、源电极、漏电极、栅极的层间介质薄膜，通过一次构图工 艺将所述层间介质薄膜形成包含过孔的层间介质，所述过孔对应所述源电极；
[0026] 制作覆盖所述过孔的数据线薄膜，通过一次构图工艺将所述数据线薄膜形成包含 数据线的图形，所述数据线通过所述过孔与所述源电极连接。
[0027] 上述任一方案优选的是，所述通过一次构图工艺将所述数据线薄膜形成包含数据 线的图形之后还包括：
[0028] 制作覆盖所述数据线和所述层间介质的钝化层薄膜，通过一次构图工艺将所述钝 化层薄膜形成钝化层；
[0029] 在所述钝化层上制作公共电极薄膜，通过一次构图工艺将所述公共电极薄膜形成 包含公共电极的图形。
[0030] 上述任一方案优选的是，所述通过一次构图工艺将所述钝化层薄膜形成钝化层包 括：
[0031] 制作覆盖所述钝化层薄膜的有机树脂薄膜；
[0032] 将所述有机树脂薄膜在钝化层区域的有机树脂保留，其他区域的有机树脂去除， 形成有机树脂层；
[0033] 将暴露出的钝化层薄膜去除，形成钝化层；
[0034] 所述在所述钝化层上制作公共电极薄膜具体为：在所述有机树脂层上制作公共电 极薄膜。
[0035] 上述任一方案优选的是，在所述通过一次构图工艺将所述公共电极薄膜形成包含 公共电极的图形之后，对阵列基板进行退火处理，所述退火温度为200°C _250°C。
[0036] 上述任一方案优选的是，所述通过一次构图工艺，将所述半导体金属氧化物薄膜 形成包含有源层以及位于像素电极区域、源电极区域、漏电极区域的图形，将所述栅极绝缘 薄膜形成包含栅极绝缘层的图形，将所述栅极薄膜形成包含栅极的图形，包括以下步骤：
[0037] 在所述栅极薄膜上涂覆光刻胶；通过半色调掩膜板对光刻胶进行一次曝光、显影， 使得光刻胶形成半保留光刻胶区域、全保留光刻胶区域和全去除光刻胶区域，所述半保留 光刻胶区域包括源电极区域、漏电极区域和像素电极区域，所述全保留光刻胶区域包括栅 极区域，除半保留光刻胶区域、全保留光刻胶区域之外的区域为全去除光刻胶区域；
[0038] 刻蚀掉全去除光刻胶区域对应的栅极薄膜、栅极绝缘薄膜和半导体金属氧化物薄 膜；
[0039] 通过第一次灰化工艺，去除半保留光刻胶区域的光刻胶，且去除全保留光刻胶区 域的部分光刻胶；
[0040] 刻蚀掉所述半保留光刻胶区域对应的栅极薄膜和栅极绝缘薄膜，以便由所述栅极 薄膜形成包含栅极的图形，由所述栅极绝缘薄膜形成包含栅极绝缘层的图形；
[0041] 通过光刻胶剥离工艺，去除所述全保留光刻胶区域的光刻胶。
[0042] 上述任一方案优选的是，所述半导体金属氧化物薄膜是IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物）薄膜。
[0043] 上述任一方案优选的是，所述层间介质薄膜的材料包含SiNx。
[0044] -种薄膜晶体管，包括：
[0045] 基板；
[0046] 在所述基板上同层设置的有源层、源电极、漏电极；
[0047] 位于所述有源层上的栅极绝缘层；
[0048] 位于所述栅极绝缘层上的栅极；
[0049] 所述有源层、源电极、漏电极、栅极绝缘层和栅极通过一次构图工艺形成，所述源 电极通过所述有源层与所述漏电极连接。
[0050] 一种薄膜晶体管的制作方法，包括以下步骤：
[0051] 在基板上依次层叠制作半导体金属氧化物薄膜、栅极绝缘薄膜、栅极薄膜；
[0052] 通过一次构图工艺，将所述半导体金属氧化物薄膜形成包含有源层以及位于源电 极区域、漏电极区域的图形，将所述栅极绝缘薄膜形成包含栅极绝缘层的图形，将所述栅极 薄膜形成包含栅极的图形；所述源电极通过所述有源层与所述漏电极连接；
[0053] 将所述位于源电极区域和漏电极区域的图形进行导体化，形成源电极和漏电极。
[0054] 一种包含上述任一方案所述的阵列基板的显示装置。
[0055] 本发明实施例提供的阵列基板，有源层、源电极、漏电极、像素电极设置在同一层， 栅极绝缘层位于有源层上，栅极位于栅极绝缘层上，简化了现有技术的阵列基板的结构，方 便了有源层、源电极、漏电极、像素电极、栅极绝缘层和栅极通过一次构图工艺形成，且有源 层、源电极、漏电极、像素电极、栅极绝缘层和栅极通过一次构图工艺形成，减少了阵列基板 的掩膜工艺，缩短了阵列基板的制造时间，提高了阵列基板的制造效率，降低了阵列基板的 生产成本。
【附图说明】
[0056] 图1为本发明一实施例中的阵列基板的截面不意图。
[0057] 图2为本发明另一实施例中的阵列基板的截面示意图。
[0058] 图3为本发明另一实施例中的阵列基板的截面示意图。