1x)、硅的氮化物(SiNx)、铪的氧化物(HfOx)、硅的氮氧化物(S1N)、铝的氧化物(AlOx)等或由其中两种或三种组成的多层膜组成。
[0081]步骤五、在完成上述步骤的基底10上形成栅极6和漏极5的图形；
[0082]具体的，在该步骤中采用溅射方式、热蒸发方式、等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式形成第二金属薄膜，对该第二金属薄膜进行光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离形成包括薄膜晶体管栅极6和漏极5的图形，此时漏极5通过漏极接触过孔41与有源层3电性连接，栅极6与有源层3的沟道区在基底10上的正投影部分重合。
[0083]其中，第二金属薄膜(栅极6和漏极5)的材料与第一金属薄膜(源极I)的材料可以相同，即采用钼(Mo)、钼铌合金(MoNb)、铝(Al)、铝钕合金(AlNd)Ji; (Ti)和铜(Cu)中的一种或它们中多种材料形成的单层或多层复合叠层，优选为Mo、Al或含Mo、Al的合金组成的单层或多层复合膜。
[0084]至此完成了薄膜晶体管的制备，在上述步骤的基础上继续制备钝化层7和像素电极8等元件，以完成阵列基板的制备工艺。具体的包括:
[0085]步骤六、在形成有栅极6和漏极5的基底10上形成钝化层7，并在钝化层7中形成像素电极接触过孔71的图形；
[0086]具体的，在该步骤中采用热生长、常压化学气相沉积、低压化学气相沉积、等离子辅助体化学气相淀积、溅射等制备方法，形成钝化层7 ;然后在钝化层7上涂覆光刻胶、曝光、显影、刻蚀、光刻胶剥离形成贯穿钝化层7的像素电极接触过孔71。
[0087]其中，钝化层7的材料可以为硅的氧化物(S1x)、硅的氮化物(SiNx)、铪的氧化物(HfOx)、硅的氮氧化物(S1N)、铝的氧化物(AlOx)等或由其中两种或三种组成的多层膜组成。
[0088]步骤七、在完成上述步骤的基底10上形成像素电极8的图形；
[0089]具体的，在该步骤中采用溅射方式、热蒸发方式或等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式沉积导电膜，并通过构图工艺形成像素电极8的图形，像素电极8通过像素电极接触过孔71与漏极5电性连接。
[0090]其中，导电膜具有高反射率并且满足一定的功函数要求，常采用双层膜或三层膜结构:比如ITO (氧化铟锡)/Ag (银)/ITO (氧化铟锡)或者Ag (银)/ITO (氧化铟锡)结构；或者，把上述结构中的ITO换成IZO (氧化铟锌)、IGZO (氧化铟镓锌)或InGaSnO(氧化铟镓锡)。当然，也可以采用具有导电性能及高功函数值的无机金属氧化物、有机导电聚合物或金属材料形成，无机金属氧化物包括氧化铟锡或氧化锌，有机导电聚合物包括PEDOT: SS、PANI，金属材料包括金、铜、银或铂。
[0091]在上述阵列基板的结构基础上，进一步制备像素限定层(Pixel Define Layer，简称F1DL)，接着蒸镀或者涂覆发光层(Emitting Layer:简称EL)，最后派射或蒸镀形成顶电极层，经封装即可形成带有OLED器件的阵列基板。
[0092]在本实施例的所提供的阵列基板的制备方法中，优选地，步骤六和步骤七还可以包括:在形成像素电极接触过孔71的同时还形成有栅极接触过孔72 ;在形成像素电极8的同时还包括形成辅助栅极9的图形。其中，辅助栅极9通过栅极接触过孔72与栅极6电性连接。
[0093]且优选地，所述栅极接触过孔72与所述源极接触过孔21在基底10上的投影完全重合，因此使得辅助栅极9可以将有源层3沟道完全覆盖，且由于栅极6和辅助栅极9是电性连接的，故实际上是增大了栅极6与有源层3沟道的正对面积，从而大大提高薄膜晶体管的开关性能。
[0094]需要说明的是，上述薄膜晶体管、阵列基板以及各自的制备方法均是以顶栅型薄膜晶体管为例进行说明的，而该薄膜晶体管也可以是底栅型薄膜晶体管，当薄膜晶体管为底栅型薄膜晶体管时，与上述薄膜晶体管的区别在于:如图2所示，栅极6与源极I同层设置，其他膜层的位置关系保持不变即可；而在阵列基板中无需栅极接触过孔72以及辅助栅极9，其他的膜层与上述的阵列基板的相同。相应的改变制备方法，在此不详细描述。
[0095]实施例2:
[0096]结合图4和5所示，本实施例提供一种薄膜晶体管，该薄膜晶体管与实施例1所提供的薄膜晶体管的机理相同，区别仅在于两者各膜层的形状是不同的。具体的，同样以薄膜晶体管为例进行详细说明。
[0097]该薄膜晶体管包括:设置在基底10上的源极1，源极I包括:源极环形本体11，以及和源极环形本体11连接的源极引出部12 ;其中，源极环形本体11的形状为一闭合的中空环形结构，该环形本体的形状可以为方环、圆环，通常本领域技术人员选择圆环结构的环形本体，而在本实施例中并不对该环形本体的具体结构作出限制。
[0098]刻蚀阻挡层2，该刻蚀阻挡层2覆盖在源极I所在层上方，在刻蚀阻挡层2中形成有源极接触过孔21，该源极接触过孔21为一环形开口，且孔设于所述源极环形本体11的正上方；其中，刻蚀阻挡层2的形状是与源极I的形状相对应的，当然该刻蚀阻挡层2也可以是整层结构，且通常刻蚀阻挡层2是整层沉积的。
[0099]有源层3，该有源层3覆盖所述源极I的源极环形本体11的正上方的刻蚀阻挡层2 ;其中，有源层3为一覆盖在刻蚀阻挡层2上方的片状结构，其图案与源极环状本体11相对应，可以理解的是该有源层3并不是中空结构，是环片状的结构。
[0100]第一绝缘层4，该第一绝缘层4覆盖在有源层3上方，且在所述第一绝缘层4中的漏极接触过孔41同样为一环形开口 ；第一绝缘层4的结构与有源层3相对应，但在其中设置有环形开口。
[0101]漏极5和栅极6，其中，漏极5包括漏极本体51，以及和漏极本体51连接的漏极引出部52，且所述漏极本体51覆盖所述漏极接触过孔41 ;漏极本体51通过第一绝缘层4中的形状为环形开口的漏极接触过孔41与有源层3连接；栅极6包括栅极开环本体61，以及和栅极开环本体61连接的栅极引出部62，且栅极开环本体61环绕所述漏极本体51，所述栅极开环本体的开口位置对应所述漏极引出部52所在位置。
[0102]结合上述内容以及附图4和5所示，可以理解的是，本实施例所提供的薄膜晶体管的各层结构时重叠累积的，同样采用将源极I和漏极5分层设置，漏极5与栅极6同层设置的结构，与实施例1带来的有益效果相同，减小了薄膜晶体管的占用面积，使得应用薄膜晶体管的显示面板可以实现高分辨率和高开口率。同时，在本实施例的薄膜晶体管中栅极6和漏极5同层设置，因此可以避免漏极5与栅极6之间产生寄生电容，从而提高薄膜晶体管开关性能。
[0103]相应的本实施例中还提供了一种阵列基板，该阵列基板包括上述薄膜晶体管，以及设置在薄膜晶体管栅极6和漏极5所在层上方的钝化层7和设置在钝化层7上方的像素电极8，在漏极5的电极引出部上方的钝化层7中形成有像素电极接触过孔71，此时像素电极8通过该过孔与所述漏极5连接。
[0104]特别的是，当本实施的阵列基板为OLED阵列基板时，此时像素电极8相当于OLED器件的底电极，采用本实施例的薄膜晶体管的结构，驱动阵列基板上的OLED器件，电流的流向是从薄膜晶体管的源极I流向漏极5的，通过漏电流以驱动OLED器件发光，容易理解的是，电流的流向相当于从薄膜晶体管的内部流向外部的，从而使得在相同的电压驱动下，薄膜晶体管的电流更稳定。
[0105]相应的，本实施例中还提供了一种薄膜晶体管的制备方法，该制备方法的工艺与实施例1大致相似，区别