具有金属氮氧化物有源沟道的集成功率器件的制作方法
【技术领域】
[0001]本发明涉及一种在CMOS或双极CMOS芯片上具有金属氮氧化物有源沟道的集成功率晶体管和功率晶体管电路，其可用于功率开关或者放大电信号:包括电压信号，电流信号，频段在500MHz?10GHz之间的高频微波和毫米波信号，频段在1KHz?IGHz之间的低频无线充电电波信号。
【背景技术】
[0002][A]集成RF功率放大器的无线应用:
无线通信系统中的关键组件之一是用于发射的RF功率放大器和用于接收的RF低噪声放大器，微波频率范围为500MHz?100GHz。对手机来说，工作频率通常低于5GHz。这些放大器必须符合严格的性能规格、输出功率、噪声和线性度，以使无线系统能满足性能要求和规定。为增加当前技术下的电池使用时间，功率附加效率(PAE)和工作电压必须足够高。此夕卜，该放大器应满足耐用性，物理尺寸，可靠性和成本的要求。大多数用于手持电话或者移动电话的放大器有不同的调制格式。因此，针对不同的应用，对RF放大器的规格要求也会不同。例如，手持设备有GSM，DCS, CDMA和WCDMA制式或者频率范围。
[0003]为减少成本和尺寸，最好采用一个集成无线电架构。集成无线电架构(100)的框图如图1所示,主要组件有:
1、RF前端110，包括T/R开关112和功率放大器PAl 14，RF前端的输入/输出信号由天线150接收并与其相连；对于RF前端来说，除了用于GHz或几十GHz的工作要求，对于高功率也有重要要求。为了实现高功率工作，最好选取能承受和处理T/R开关和PA高电压的晶体管。
[0004]2,RF集成电路120，包括低噪声放大器LNA122、接收混频器124、发射混频器128、用于接收和发射的RF合成器126 ；RF集成电路可通过先进的CMOS工艺来实现并以GHz或几十GHz频率工作。
[0005]3、基带单元130，包括的模数转换器ADC132，数模转换器DAC134，锁相环PLL136和基带处理器138，其中ADC，DAC和PLL用于将信号从RF转换成基带频率或将基带频率转换成RF，另外基带单元通常采用先进的硅基CMOS工艺实现；
4、应用程序处理器140，包括了用户接口和数据存储处理的特定模块，常用先进的CMOS工艺实现。此外，应用程序处理器也可称为逻辑与控制电路芯片。
[0006]然而，硅基CMOS工艺的无线收发器的设计和制造有一些难度。使用CMOS工艺设计和制造功率放大器的难度如下:
[I]深亚微米技术的低击穿电压限制了栅-漏极间的最大电压和输出功率。这是因为在晶体管漏极的输出电压通常是B类和F类电源电压的2倍，约是E类工作电压的3倍。因此，晶体管必须在较低的电压下工作，以提供低功率。[2]与II1-V族器件相比，CMOS工艺具有较低的电流驱动和fmax，这意味着由一个单级提供的增益太低，因而需要多级增益。[3]硅CMOS通常使用掺杂导电性基板。这导致RF信号与基板相互作用引起高集成CMOS集成电路泄漏。集成功率放大器的泄漏会影响例如在收发器链的压控振荡器VCO的稳定性。
[0007][B]用于功率开关和电源管理的集成模块:
除了 RF功率放大器的无线应用，还有智能功率开关或电源管理的低频应用。频率的范围是从直流到100MHz。在该低频电源管理的电力电子电路中，电力器件要有能够处理高电压，大电流和高功率的能力。用于电力电子的两个主要类别:分立功率器件和功率集成电路。分立功率器件包括PIN码形式的电源整流器，功率MOS，IGBT，可控硅，LDMOS和超结MOS0这些分立器件主要是基于单体硅或SOI。由于少数载流子的存储或积累，双极型功率器件的开关速度低，通常低于1MHz。
[0008]图2是一个智能功率开关模块200的示意图。具有一个CMOS或双极CMOS工艺的逻辑与控制电路芯片210，一个电源220，一个功率开关230。逻辑与控制电路芯片210从外部系统接收指令输入212，由此产生了控制功率开关230的第一控制信号214，和控制电源220以调节功率供给222至功率开关230的第二控制信号215。功率开关230连接在外部电源240和负载250之间。
[0009]但是应当注意的是，功率开关器和逻辑与控制电路芯片的要求是完全不同的，大多数不容易使用CMOS和双极CMOS工艺集成。这是因为功率开关或功率放大器需要能够处理高功率和高电压。在CMOS工艺中，器件的线宽值从微米到几十纳米以实现复杂功能和降低功耗。为了适应降低了的器件线宽，形成MOSFET的pn结深度和栅极氧化物的厚度也需要相应减少。例如，结深度从“2微米技术”的0.5微米减少至“45纳米CMOS工艺”的20纳米，而栅氧化层的厚度由100纳米下降至2纳米。由于线宽值、栅氧化层的厚度和结深度的减少，晶体管器件的击穿电压也会降低，但这就限制了 MOSFET的工作电压。对于当前的CMOS工艺，栅氧化层厚度和工作电压与栅极长度的变化几乎是线性的。当栅极长度由0.6微米减小到0.05微米时，栅氧化层厚度由12纳米减小至5纳米，而工作电压从4.5伏降低到约I伏。栅极长度为0.13微米的CMOS工艺，栅极氧化层厚度约为4纳米而且工作电压为1.5伏。因此，传统MOSFET功率处理能力是不够用于转换高压电力或者产生高功率的微波或毫米波。
[0010]理想的情况是具有高功率处理能力的晶体管可以直接集成在CMOS逻辑与控制电路上，以形成闻功率或闻频率应用的开关电路或放大电路。然而，结深度减小的结果，以及为了保证MOSFET的性能特性而保持掺杂杂质分布等原因，在CMOS逻辑与控制电路制造后，可用于制程(process)的热预算有限。热预算这种限制也是由于需要保持已形成在CMOS逻辑与控制电路中的金属线的完整性。例如，在CMOS芯片上集成功率开关或功率放大器所需要的在45纳米节点的post-CMOS制程热预算是在700°C保持30分钟(考虑杂质分布的偏移和维持氧化物的厚度)，再在500°C保持30分钟(考虑金属线的完整性)。关于上述用于post-CMOS制程的热预算估值见图3。
[0011]该估值是基于杂质偏移和杂质活化的考虑作出。虚线Dl表示活化50%掺杂硼原子所需的退火温度及退火时间的变化曲线。实线Si表示制造功率晶体管、功率开关、功率放大器及组件的POSt-CMOS制程的退火时间与退火温度的变化曲线，该退火方法会导致在掺杂活化后已形成的I纳米结上出现杂质分布的转移或偏移。而实线S2表示制造功率晶体管、功率开关、功率放大器及其组件的post-CMOS制程的退火时间与退火温度的变化曲线，这种退火会导致在经过掺杂活化后已形成的20纳米结上出现杂质分布的转移或偏移。这些曲线计算公式是{4D(T)x t}1/2。【P.J，特马斯，SP泰伊，Z.奈也，热预算的减少驱动RTP超越45纳米节点，固态技术，2005年2月；45，2，p26】。这里D(T)是给定温度T下掺杂棚原子的扩散系数，T是退火时间。
[0012]先进的CMOS制程技术中，pn结的深度为30纳米。因此，这里以结深度为30纳米的CMOS工艺制造的逻辑与控制电路为例。在后续功率晶体管及其组件的post-CMOS制程中，如果按照实线S2所示的热预算制程则会使结深度从原来的30纳米增加到50纳米。这将引起漏极注入区和源极注入区之间的距离减小，其结果会导致MOSFET输出特性的显著变化因而影响逻辑与控制电路的输出特性。为了最大限度地减少MOSFET和逻辑与控制电路的输出特性的变化，功率开关或功率晶体管的post-CMOS制程中，如实线SI所描述的减少热预算是必要的，这样才能让30纳米结深度中的杂质分布转移或偏移保持I纳米内。
[0013]因此，在目前的硅微加工技术中，源极-漏极注入后的制程热预算应越小越好。从图3可见，为保持杂质硼分布在I纳米内，在源极-漏极注入制程和活化退火后，积累的热预算总量应保持低于800°Cxl02秒=80000 0Co另一种流行的掺杂杂质磷，其分布趋势和热预算也类似。因此，在后续功率晶体管及其组件的post-CMOS制程中，制程时间应基本上保持在1000°C且不大于I秒或更好的是在900°C保持I秒。如果集成智能功率开关电路和集成智能射频放大器可以直接在高级CMOS逻辑与控制电路芯片上使用某种材料来制造，该材料可以在低的热预算中被沉积和处理，这将是最理想的。
[0014]因此，使用具有高载流子迁移率和高击穿电场材料，在硅CMOS逻辑与控制电路芯片上直接集成用于功率开关和微波放大的功率晶体管是非常有利的。
【发明内容】
[0015]本发明的目的之一是提供一种集成功率晶体管器件结构，其具有低热预算的金属氮氧化物作为CMOS逻辑与控制电路的有源沟道，以形成用于功率开关的集成智能功率开关丰吴块。
[0016]本发明的目的之二是提供一种集成功率放大器晶体管器件结构，直接在CMOS逻辑与控制电路芯片上集成含有低热预算的金属氮氧化物晶体管，以形成一个可用于放大电信号(包括电压信号，电流信号，频段在500MHz?100GHz之间的高频微波和毫米波信号，频段在1KHz?IGHz之间的低频无线充电电波信号)的集成智能功率放大器。
[0017]实现本发明目的的第一个技术方案如下所述:
一种用于功率开关的集成智能型电力电子电路芯片，包含至少一个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件，其特征在于:还包含了一个逻辑与控制电路芯片、具有第一芯片钝化层厚度的第一芯片钝化层、具有第一栅极层厚度的第一栅极层、具有第一栅极绝缘层厚度和第一栅极绝缘层固定电荷类型的第一栅极绝缘层、具有第一有源沟道层厚度的第一有源沟道层、漏极、源极、具有第一表面钝化层厚度的第一表面钝化层；所述第一有源沟道层具有第一有源沟道层能隙，所述功率晶体管器件接收所述逻辑与控制电路芯片的控制信号。
[0018]所述的用于功率开关的集成智能型电力电子电路芯片，包含至少一个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件，其中所述逻辑与控制电路芯片是一个硅基CMOS工艺芯片。
[0019]所述的用于功率开关的集成智能型电力电子电路芯片，包含至少一个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件，其中所述第一有源沟道层的材料选自以下材料组:氮氧化铟，氮氮化镓，氮氧化锌，氮氧化钛，氮氧化镉，氮氧化锗，氮氧化铝，氮氧化锡，氮氧化硅及它们的混合物。
[0020]所述的用于功率开关的集成智能型电力电子电路芯片，包含至少一个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件，其中所述第一栅极绝缘层的材料选自以下材料组:二氧化硅，氮化硅，氧化铝，氮化铝，氧化铪，钛酸锶及它们的混合物。
[0021]所述的用于功率开关的集成智能型电力电子电路芯片，包含至少一个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件，还包括具有第一接地金属层厚度的第一接地金属层，具有第二芯片钝化层厚度的第二芯片钝化层，所述第一接地金属层夹在所述第一芯片钝化层和第二芯片钝化层之间，以减少所述功率晶体管器件和逻辑与控制电路芯片之间的干扰。
[0022]所述的用于功率开关的集成智能型电力电子电路芯片，包含至少一个具有低温金属氮氧化物