管，
410-逻辑与控制电路芯片，
420-第一芯片钝化层，420t-第一芯片钝化层厚度，420cl，420c2_导通孔，422-第一接地金属层，422t-第一接地金属层厚度，424-第二芯片钝化层，424t-第二芯片钝化层厚度，430-第一栅极层，430t-第一栅极层厚度，430L-第一栅极层长度，
440-第一栅极绝缘层，440t-第一栅极绝缘层厚度，440-1-第一栅极绝缘层，440-lt-第一栅极绝缘层厚度，440-2-第二栅极绝缘层，440-2t-第二栅极绝缘层厚度，450-第一有源沟道层，450t-第一有源沟道层厚度，450-1-第一有源沟道层，450-lt-第一有源沟道层厚度，450-2-第二有源沟道层，450-2t-第二有源沟道层厚度，460-源极， 470-漏极，
480-第一表面钝化层，480t-第一表面钝化层厚度，
490-输出触点，
500a，500b-集成智能型电力电子电路芯片，500Ca，500Cb_薄膜电容器，500Ra,500Rb-薄膜电阻器，
530-第一电容电极,530t-第一电容电极厚度，
540-第一电容器介电层,540t-第一电容器电介质层厚度，
550-第一表面钝化层，550t-第一表面钝化层厚度，550’ -第二表面钝化层，550’ t_第二表面钝化层厚度，
570-第二电容器电极,570t-第二电容器电极厚度,570’ -第一薄膜电阻电极，570 ’ t-第一薄膜电阻电极厚度，570 第二薄膜电阻电极，570 ”t_第二薄膜电阻电极厚度，590-第一电阻层，590t-第一电阻层厚度，
600，600’ -传输线，
670-微带传输线，670w-微带传输线宽度，670t-微带传输线厚度，670’ -薄膜共面波导，670’ t-共面波导厚度，670’ W-共面波导宽度，
670g-第一共面间隙，670s-第一共面间隙空间，670’g-第二共面间隙，670’S-第二共面间隙空间，
680-第一接地线，680’ -第二接地线
700R-薄膜电阻器，700C-薄膜电容器，700TR-薄膜晶体管，705-逻辑与控制电路芯片，705T-逻辑与控制电路芯片厚度，
710-第一芯片钝化层，710T-第一芯片钝化层厚度，
715-有源沟道层，715T-有源沟道厚度，720S-源极接触层，720D-漏极接触层，720T-接触层厚度，725-薄膜电容器底部电极，725T-底部电极厚度，725D-薄膜电容器底部电极漏极，725S-源极金属电极，
730-栅极绝缘层，730T-栅极绝缘层厚度，735-闸杆部分，735L-闸杆长度，735T-闸杆高度，
740-闸顶部分，740L-闸顶长度，740T-闸顶高度，745L-电容器重叠区域，
750-介电层，750T-介电层厚度，755-薄膜电容器顶部电极，755T-薄膜电容器顶部电极厚度，
760-薄膜电阻层，760T-薄膜电阻层厚度，760L-薄膜电阻电极间距，
770A-第一薄膜电阻电极，770T-厚度，770B-第二薄膜电阻电极，
780-表面钝化层，780T-表面钝化层厚度，785-底部金属接地层，785T-底部金属接地层厚度。
【具体实施方式】
[0058]下面结合附图及实施例对本发明的【具体实施方式】进一步加以描述:
用于功率开关或微波放大的晶体管器件需要能在高电压或高频率下工作。这些晶体管器件的操作运行通常是由逻辑与控制电路芯片控制。为了实现集成智能型功率开关和微波放大功能，最好将功率晶体管器件直接和逻辑与控制电路芯片集成在一起。最方便的逻辑与控制电路芯片是基于单晶硅的CMOS或者双极CMOS工艺制造，因其集成度高且具有能实现复杂功能和存储的能力。然而，随着开关和放大器关联的结的线宽与耗尽区宽度的减小，器件的电压处理能力也会减小。这是因为单晶硅的击穿电场基本是恒定的，大约3xl05 V/cm。结的耗尽区宽度会随着浅结晶体管开关器和放大器尺寸的减小而减小。例如，耗尽区宽度为0.1微米的结的击穿电压估计值是3伏。此击穿电压对用于逻辑操作或者低功率工作的晶体管来说是可接受的，但对许多用于功率开关和RF放大的晶体管而言就太低了。
[0059]另一个重要的参数是晶体管开关器或放大器的有源半导体载流子迁移率。功率开关晶体管和放大器的电荷载流子迁移率应该尽可能地大，以达到微波或毫米波的工作频率并降低不必要的功率损耗。对于硅基CMOS器件，电子或空穴的迁移率是由电场和掺杂浓度决定的。在许多应用中场效应电子迁移率约为400 cm2/V-sec [ “M0SFET电子迁移率曲线的普遍性:Monte Carlo研究”，电子器件IEEE Transact1ns会刊。第42卷,第2期，1995年 2 月，258-265 页 F.Gamiz, J.A.Lopez-Villanueva, J.Banqueri, J.E.Carceller andP.Cartuj0.]
栅极长度小于100纳米的硅基CMOS场效应晶体管(FET)，其截止频率可大于20GHz。对于许多开关和微波放大的应用而言该频率是足够的，但是3伏的击穿电压就太低了。以移动电话为例，微波放大器的功率大约为1W，其工作电压估算计算如下:V2/R = I W，其中R是通常等于50欧姆的负载阻抗，则计算出工作电压等于7伏，该值比3伏大得多。因此，在微波放大电路中，晶体管的击穿电压应大于7伏。
[0060]比硅的击穿电场和迁移率更大的半导体有:氮化镓GaN和碳化硅SiC，其击穿电场分别为3.5 MV/cm和2 MV/cm。然而，薄膜GaN或SiC的制造需要几个小时处理时长和大约1000C的高加工温度。很显然上述制造用的热预算已经超出了可接受的CMOS逻辑与控制电路芯片的热预算范围。由于GaN或SiC的薄膜沉积需要很大的热预算，考虑到杂质分布转移和性能的改变，它们不容易集成到硅基技术的逻辑与控制电路中以形成一个集成智能型功率开关器或RF放大器。
[0061]一种材料的击穿电场主要是由能隙E#自由载流子的平均自由程Lm来确定的。考虑到碰撞电离诱导击穿机理的影响，击穿电场随着能隙的增大而增加，而会随着平均自由程自由载流子的增加而减小。因此，作为功率晶体管的功率器件结构中的有源层材料，其重要参数之一是能隙与平均自由程自由载流子的比例:Eg/Lm。表I提供了几个金属氧化物、金属氮化物和其它一些半导体的Eg/Lm值。Si和Ge的E g/Ljt分别为0.16和0.06，而涉及精细线宽的晶体管的功率容量是较低的(见图8)。砷化镓的EgAJtS 0.25，可用于制造工作在10伏的、提供中等微波功率的精细线宽晶体管。SiC和GaN的EgAJt分别是1.43和1.54，因此它们能用于制造高功率的精细线宽晶体管。然而,如前面所述，由于SiC和GaN的生长通常需要非常高的温度(超过1000°C)，因此对它们而言，集成在先进硅基CMOS逻辑与控制电路上的热预算太大。
[0062]根据本发明的一个实施例，用于功率开关或微波放大的集成智能功率晶体管器件的制造是以金属氮氧化物作为有源沟道层。由于所述金属氮氧化物选自以下材料组:氮氧化铟，氮氮化镓，氮氧化锌，氮氧化钛，氮氧化镉，氮氧化锗，氮氧化铝，氮氧化锡，氮氧化硅及它们的混合物，因此其能隙大于0.5eV，稍好的是大于leV，最好的是大于2eV。并且金属氮氧化物的自由载流子平均自由程小于6nm，最好的是小于3nm。需要注意的是氮氧化铝，氮氧化锗，氮氧化钛和氮氧化硅也被包含在调整电荷载流子的平均自由程或作为掺杂杂质。因此，其总量不宜过大，应小于I %，最好是小于0.1 %。应该注意的是在适当条件下，金属氮氧化物的电荷载流子迁移率相比纯的氧化物或氮化物要更大，使得功率开关电路和毫米波放大器的性能可以得到改善。由于具有大能隙和中等平均自由程自由载流子，金属氮氧化物的击穿电场可以保持在一个较高的值:即接近或超过GaAs的4xl05 V/cm。所述金属氮氧化物如果沉积在热预算足够低的低衬底温度:低于800°C或最好低于600°C，那么在硅CMOS逻辑与控制电路芯片上集成后的性能特点则不会受太大影响。在所述金属氮氧化物以低衬底温度进行沉积后，可选用快速退火炉退火，其能在升高的温度下保持较短的一段时间以增强质量和迁移率。图8提供了能隙，载流子迁移率，平均自由程载流子的值，击穿电场值，MFP (参考文献[T01]-[T20])和由一些金属氧化物和金属氮化物的能隙和平均自由程计算出来的Eg/Lm值。当金属氮氧化物是通过混合两种金属氧化物和金属氮化物形成时，Eg/Lm的值可以取这些物质的平均值。
[0063]需要特别注意的是，以下【具体实施方式】虽然以用于功率开关的集成智能型电力电子电路芯片的图例来进行详细说明，但图例中的器件结构也适用于放大电信号(包括电压信号，电流信号，频段在500MHz?10GHz之间的高频微波和毫米波信号，频段在1KHz?IGHz之间的低频无线充电电波信号)的集成智能型功率放大电路芯片，其与集成智能型电力电子电路芯片区别在于底层逻辑与控制电路芯片410有不同的电路设计。
[0064]另外，以下【具体实施方式】中所述第一有源沟道层的材料选自以下材料组:氮氧化铟，氮氮化镓，氮氧化锌，氮氧化钛，氮氧化镉，氮氧化锗，氮氧化铝，氮氧化锡，氮氧化硅及它们的混合物。
[0065]所述第二有源沟道层的材料选自以下材料组:氮氧化铟，氮氮化镓，氮氧化锌，氮氧化钛，氮氧化镉，氮氧化锗，氮氧化铝，氮氧化锡，氮氧化硅及它们的混合物。
[0066]所述第一栅极绝缘层的材料选自以下材料组:二氧化硅，氮化硅，氧化铝，氮化铝，氧化铪，钛酸锶及它们的混合物。
[0067]所述第二栅极绝缘层的材料选自以下材料组:二氧化硅，氮化硅，氧化铝，氮化铝，氧化铪，钛酸锶及它们的混合物。
[0068]根据本发明的一个实例，图4a中的集成智能型电力电子电路芯片400a包括了功率晶体管400Ta和逻辑与控制电路芯片410的示意图，其中功率晶体管400Ta直接在逻辑与控制电路芯片410上集成制造。功率晶体管400Ta包含了具有第一有源沟道层厚度450t和第一有源沟道层能隙的低温金属氮氧化物第一有源沟道层450。图中具有第一芯片钝化层厚度420t的第一芯片钝化层420的作用是实现所述功率晶体管400Ta和所述逻辑与控制电路芯片410的电气隔离。为了实现所述功率晶体管400Ta工作状态的控制，功率晶体管400Ta通过导通孔420cl，420c2与所述逻辑与控制电路芯片410相接。第一栅极层430具有第一栅极层厚度430t和第一栅极层长度430L。第一栅极层长度430L的范围为50纳米至2微米，以使第一栅极层430的横截面适合高频开关或高频微波、毫米波放大的应用。功率晶体管400Ta还包括了具有第一栅极层厚度430t的第一栅极层430，漏极470，源极460，具有第一栅极绝缘层厚度440t和第一栅极绝缘层固定电荷类型的第一栅极绝缘层440，具有第一表面钝化层厚度480t的第一表面钝化层480。所述功率晶体管的