一种n型LDMOS器件及其制造方法
【技术领域】
[0001]本申请涉及一种半导体器件，特别是涉及一种LDMOS (横向扩散MOS晶体管)器件。
【背景技术】
[0002]请参阅图1，这是一种现有的η型LDMOS器件的剖面结构示意图。在P型轻掺杂的硅衬底(或外延层)100中具有轻掺杂的深η阱120和轻掺杂P阱一 131。环形的轻掺杂P阱一 131包围在深η阱120的外侧。在深η阱120中具有轻掺杂ρ阱二 132和重掺杂η阱二 180，环形的重掺杂η阱二 180包围在轻掺杂ρ阱二 132的外侧。在轻掺杂P阱二 132中具有重掺杂P阱二 192和重掺杂η阱一 150,环形的重掺杂ρ阱二 192包围在重掺杂η阱一150的外侧。在部分的重掺杂ρ阱二 192和部分的重掺杂η阱一 150之上具有栅氧化层200。在栅氧化层200和紧邻的部分隔离结构四174之上具有多晶硅栅极210。在轻掺杂ρ阱一 131中具有环形的重掺杂ρ阱一 191。在重掺杂ρ阱一 191中具有环形的ρ型重掺杂衬底引出区221。在重掺杂η阱二 180中具有环形的η型重掺杂的保护环引出区222。在重掺杂P阱二 192中具有η型重掺杂的源极223和环形的ρ型重掺杂的体区引出区225。在重掺杂η讲一 150中具有η型重掺杂的漏极224。在娃材料的表面具有多个隔离结构171?175。环形的隔离结构一 171包围在衬底引出区221的外侧。环形的隔离结构二 172位于衬底引出区221和保护环引出区222之间。环形的隔离结构173位于保护环引出区222和体区引出区225之间。隔离结构四174位于重掺杂η阱一 150中，且位于多晶硅栅极210和漏极224之间。隔离结构五175位于漏极224和体区引出区225之间。
[0003]上述η型LDMOS器件中，深η阱120将轻掺杂ρ阱二 132包围在内以实现ρ型体区225与ρ型硅衬底100之间的电学隔离，轻掺杂ρ阱二 132将重掺杂ρ阱二 192和重掺杂η阱一 150包围在内以实现η型漏极224与η型隔离环(Guard Ring)120之间的电学隔离。为了提高深η阱120与ρ型硅衬底100所形成的的PN结的耐压，往往需要降低深η阱120的掺杂浓度。然而一旦深η阱120的掺杂浓度降低，则由ρ型体区192、深η阱120、ρ型衬底100构成的寄生PNP三极管由于作为基极的深η阱132的掺杂浓度降低也相应地会使其穿通电压下降，从而影响器件的电学隔离。因此上述η型LDMOS器件无法同时满足:提高深η阱120与ρ型衬底100之间所形成的PN结的耐压、提高寄生PNP三极管(由ρ型体区192、深η阱120、ρ型衬底100构成)的穿通电压这两个相互矛盾的需求，限制了器件操作电压的应用范围。
【发明内容】
[0004]本申请所要解决的技术问题是提供一种新型的η型LDMOS器件，既能提高ρ型硅衬底与深η阱之间的PN结耐压，又能提高器件中的ρ型体区、深η阱、ρ型硅衬底所形成的的寄生PNP三极管的传统电压。
[0005]为解决上述技术问题，本申请η型LDMOS器件在ρ型轻掺杂的硅衬底或外延层中具有轻掺杂的深η阱和轻掺杂ρ阱一；环形的轻掺杂ρ阱一包围在深η阱的外侧；
[0006]在深η阱中具有轻掺杂ρ阱二、重掺杂ρ阱二和重掺杂η阱二 ；环形的重掺杂P阱二分为两部分，第一部分在深η阱中且与轻掺杂ρ阱二的侧面相接触，第二部分在轻掺杂ρ阱二中；在轻掺杂P阱二中具有重掺杂η阱一；环形的重掺杂ρ阱二包围在重掺杂η阱一的外侧；在重掺杂P阱二中具有η型重掺杂的源极和环形的ρ型重掺杂的体区引出区；在重掺杂η阱一中具有η型重掺杂的漏极；在重掺杂η阱二中具有环形的η型重掺杂的保护环引出区；在部分的重掺杂P阱二的第一部分、部分的轻掺杂P阱二和部分的重掺杂η阱一之上具有栅氧化层；在栅氧化层和紧邻的部分隔离结构四之上具有多晶硅栅极；
[0007]在轻掺杂P阱一中具有环形的重掺杂P阱一；在重掺杂P阱一中具有环形的P型重掺杂衬底引出区；
[0008]在硅材料的表面具有多个隔离结构；环形的隔离结构一包围在衬底引出区的外侧；环形的隔离结构二位于衬底引出区和保护环引出区之间；环形的隔离结构三位于保护环引出区和体区引出区之间；隔离结构四位于重掺杂η阱一中，且位于多晶硅栅极和漏极之间；隔离结构五位于漏极和体区引出区之间。
[0009]本申请的高隔离性的η型LDMOS器件的制造方法包括如下步骤:
[0010]第I步，在ρ型硅衬底或外延层的表面热氧化生长出一层屏蔽氧化层，然后在硅衬底中进行离子注入以形成轻掺杂的深η阱；
[0011]第2步，在硅衬底中进行离子注入以形成环形的轻掺杂P阱一，包围在深η阱的外侧；同时在深η阱中形成轻掺杂ρ阱二 ；
[0012]第3步，在轻掺杂P阱二中进行离子注入以形成重掺杂η阱一；
[0013]第4步，先在屏蔽氧化层之上淀积一层氮化硅，再采用局部氧化或浅槽隔离工艺在硅材料表面形成各个隔离结构，然后去除剩余的氮化硅；
[0014]第5步，在深η阱中进行离子注入以形成环形的重掺杂η阱二 ；在轻掺杂P阱一中进行离子注入以形成环形的重掺杂P阱一，同时在深η阱中也形成环形的重掺杂P阱二 ；重掺杂P阱二分为两部分，第一部分在深η阱中但侧面与轻掺杂ρ阱二相接触，第二部分在轻掺杂P阱二中；
[0015]第6步，先去除所有屏蔽氧化层，再在硅材料的表面热氧化生长一层栅氧化层，接着在栅氧化层和各个隔离结构之上淀积一层多晶硅，最后刻蚀为多晶硅栅极；
[0016]第7步，先去除除了多晶硅栅极下方以外区域的栅氧化层，再在重掺杂ρ阱一中进行离子注入形成环形的P型重掺杂的衬底引出区，同时在重掺杂P阱二中也形成环形的P型重掺杂的体区引出区；在重掺杂η阱二中进行离子注入以形成环形的η型重掺杂的保护环引出区，同时在重掺杂P阱二中也形成η型重掺杂的源极，同时在重掺杂η阱一中也形成η型重掺杂的漏极。
[0017]本申请η型LDMOS器件仅通过缩小轻掺杂P阱二的横向尺寸，就能够提高η型LDMOS器件中的寄生PNP三极管的纵向传统电压，而无须改变深η阱的结深、横向尺寸以及体浓度，也就不会改变衬底与深η阱之间的PN结的耐压，从而增大器件设计余量。
【附图说明】
[0018]图1是是现有的η型LDMOS器件的结构示意图；
[0019]图2是本申请的η型LDMOS器件的结构示意图；
[0020]图3a?图3f是本申请的η型LDMOS器件的制造方法的各步骤示意图；
[0021]图4是现有的η型LDMOS器件发生纵向穿通时的总电流分布图；
[0022]图5是本申请的η型LDMOS器件发生纵向穿通时的总电流分布图。
[0023]图中附图标记说明:
[0024]100为ρ型轻掺杂的硅衬底(或外延层)；101为η型轻掺杂的漂移区；110为屏蔽氧化层；120为轻掺杂的深η阱；131为轻掺杂ρ阱一 ；132为轻掺杂ρ阱二 ；150为重掺杂η阱一 ；160为氮化娃；170?175为隔离结构；180为重掺杂η阱二 ；191为重掺杂ρ阱一；192为重掺杂ρ阱二 ；200为栅氧化层；210为多晶娃栅极；221为ρ型重掺杂的衬底引出区；222为η型重掺杂的保护环引出区；223为η型重掺杂的源极；224为η型重掺杂的漏极；225为P型重掺杂的体区引出区。
【具体实施方式】
[0025]请参阅图5，这是本申请的η型LDMOS器件的剖面结构示意图。在P型轻掺杂的硅衬底(或外延层)100中具有轻掺杂的深η阱120和轻掺杂P