Bcd工艺中的垂直型npn器件及其制造方法
【技术领域】
[0001] 本发明涉及半导体集成电路制造领域，特别是涉及一种B⑶工艺中的垂直型NPN 器件；本发明还涉及一种BCD工艺中的垂直型NPN器件的制造方法。
【背景技术】
[0002] B⑶工艺为能够在同一芯片上制作双极型晶体管（bipolar)，CMOS和DMOS器件的 工艺，如图1所示，是现有BCD工艺中的垂直型NPN器件的结构示意图；现有BCD工艺中的 垂直型NPN器件包括：
[0003] P型硅衬底101，在硅衬底101上形成有高掺杂的N型埋层（NBU102。在N型埋层 102表面形成有N型外延层，集电区103由N型外延层组成。在N型外延层中形成有底部和 N型埋层102接触的N型下沉层（NSINK) 105, N型下沉层（NSINK) 105采用高浓度高能量注 入形成，通过N型埋层102和集电区103的底部连接、N型下沉层105和N型埋层102的连 接形成集电极引出端（collector pick-up)。在N型外延层中注入中浓度掺杂的P型杂质 (P-Base)形成基区104,基区104位于集电区103的上方并相接触。由形成于基区104表 面的重N型重掺杂区即N+区组成发射区107。在基区103的表面形成有P型重掺杂区即 P+区108,在N型下沉层105的表面形成有N+区109,在发射区107、P+区108和N+区109 的顶部分别形成有金属接触并分别引出发射极、基极和集电极。
[0004] 现有B⑶工艺中，通过对发射区107的进一步进行N型轻掺杂即N-注入，形成梯度 结构的发射区（Graded Emitter)来实现提高NPN器件的发射区和基区的PN结即EB结的击 穿电压，但是由于发射区107中增加 N-注入后，发射区107会向底部的拓展，这样会导致基 区104的宽度变窄，这会降低器件的集电区和发射区之间的穿通电压即CE-punch电压。在 器件工作时，可能在未达到EB结击穿时先发生CE即集电区和发射区之间的穿通（Punch)， 影响器件BV。因此为了得到较高的BV，必须提高基区104的抗Punch能力。
【发明内容】
[0005] 本发明所要解决的技术问题是提供一种B⑶工艺中的垂直型NPN器件，能提高器 件的EB结的击穿电压BVEB0、并同时能降低对器件的CE之间的穿通电压影响，能同时得到 较大的BVEBO和BVCE0。为此，本发明还提供一种B⑶工艺中的垂直型NPN器件的制造方 法。
[0006] 为解决上述技术问题，本发明提供的B⑶工艺中的垂直型NPN器件包括：
[0007] N型埋层，形成于P型硅衬底上，所述N型埋层分为埋层注入区和埋层非注入区，所 述埋层注入区的掺杂浓度大于所述埋层非注入区的掺杂浓度，所述埋层注入区的N型杂质 由N型离子注入形成，所述埋层非注入区的N型杂质由所述埋层注入区的N型杂质横向扩 散形成。
[0008] N型外延层，形成于所述N型埋层表面；在所述N型外延层表面形成有场氧隔离 层，由所述场氧隔离层隔离出有源区；垂直型NPN器件至少覆盖3个所述有源区。
[0009] 在所述垂直型NPN器件形成区域的所述N型外延层表面形成有由P型离子注入区 热退火后形成的基区，由位于所述基区和所述N型埋层之间的所述N型外延层组成集电区。 [0010] 在所述基区表面形成有发射区，所述发射区覆盖一个有源区，令该有源区为第一 有源区，所述发射区由第一 N+区和第二N-区组成，所述第一 N+区横向覆盖整个所述第一 有源区，所述第二N-区的结深大于所述第一 N+区的结深，所述第二N-区呈一环形结构并 将所述第一 N+区包围；在横向上，所述环形结构的外边缘所覆盖的范围大于等于所述第一 有源区的最外侧边缘的覆盖范围，所述环形结构的内侧边缘所覆盖的范围小于所述第一有 源区的最外侧边缘的覆盖范围；在纵向上，延伸到所述第一 N+区底部的所述第二N-区的环 形结构还将部分所述基区包围，所述第二N-区用于对所述环形结构所包围的部分所述基 区进行横向耗尽从而提高所述垂直型NPN器件的发射区和基区的PN结的击穿电压。
[0011] 在纵向上，所述埋层注入区不位于所述第二N-区的正下方，所述埋层非注入区的 全部或部分区域位于所述第二N-区的正下方，位于所述埋层非注入区正上方的所述基区 的P型离子注入区热退火后扩散的深度大于位于所述埋层注入区正上方的所述基区的P型 离子注入区热退火后扩散的深度，由所述第二N-区的结深大于所述第一 N+区的结深而使 得所述第二N-区底部的基区宽度的减小值和由所述埋层非注入区的设置使得所述基区向 下扩展而使得所述第二N-区底部的基区宽度的增加值越接近越好。
[0012] 进一步的改进是，所述基区所覆盖的区域包括所述第一有源区以及和所述第一有 源区相邻的第二有源区，在所述第二有源区的表面形成有第一 P+区，在所述第一 P+区的表 面形成有金属接触引出基极；所述集电区所覆盖的区域包括所述第一有源区、所述第二有 源区以及和所述第二有源区相邻的第三有源区，在所述第三有源区中形成有N型下沉层， 所述N型下沉层的底部和所述N型埋层接触，在所述N型下沉层的表面形成有第三N+区， 在所述第三N+区的表面形成有金属接触引出集电极；在所述发射区表面形成有金属接触 引出发射极。
[0013] 进一步的改进是，所述基区的体浓度为5E16cm_3~9E17cm_3 ;所述N型外延层的 体浓度为lE15cm 3~lE17cm 3 ;所述第一 N+区的体浓度为lE20cm 3~lE21cm 3 ;所述第二 N-区的体浓度为lE18cnT3~lE20cnT3,所述埋层注入区的体浓度为lE18cnT 3~5E19cnT3,所 述埋层注入区的N型杂质为磷、砷或锑。
[0014] 进一步的改进是，所述第一 P+区的体浓度为lE20cnT3~lE21cnT3 ;所述N型下沉 层的体浓度为5E18cm 3~5E20cm 3 ;所述第三N+区的体浓度为lE20cm 3~lE21cm 3。
[0015] 为解决上述技术问题，本发明提供的B⑶工艺中的垂直型NPN器件的制造方法包 括如下步骤：
[0016] 步骤一、提供一 P型硅衬底，采用光刻工艺定义出埋层注入区的形成区域，进行N 型离子注入对所述埋层注入区的形成区域进行掺杂，对注入的N型离子进行热扩散形成所 述埋层注入区和埋层非注入区，所述埋层非注入区的N型杂质由所述埋层注入区的N型杂 质横向扩散形成，由所述埋层注入区和所述埋层非注入区组成N型埋层。
[0017] 步骤二、在所述N型埋层表面形成N型外延层。
[0018] 步骤三、采用光刻工艺定义出N型下沉层的形成区域，进行N型离子注入形成所述 N型下沉层，所述N型下沉层的底部和所述N型埋层接触。
[0019] 步骤四、采用光刻工艺定义基区的形成区域，进行P型离子注入并进行热退火在 所述N型外延层表面形成所述基区，位于所述埋层非注入区正上方的所述基区的P型离子 注入区热退火后扩散的深度大于位于所述埋层注入区正上方的所述基区的P型离子注入 区热退火后扩散的深度；由位于所述基区和所述N型埋层之间的所述N型外延层组成集电 区。
[0020] 步骤五、在所述N型外延层表面形成场氧隔离层，由所述场氧隔离层隔离出有源 区；垂直型NPN器件至少覆盖3个所述有源区；发射区覆盖一个有源区，令该有源区为第一 有源区；所述基区所覆盖的区域包括所述第一有源区以及和所述第一有源区相邻的第二有 源区；所述集电区所覆盖的区域包括所述第一有源区、所述第二有源区以及和所述第二有 源区相邻的第三有源区；所述N型下沉层形成于所述第三有源区中。
[0021] 步骤六、采用光刻工艺同时定义出所述发射区的第一 N+区以及用于引出集电极 的第三N+区的形成区域，进行N+离子注入形成所述第一 N+区和所述第三N+区；所述第一 N+区横向覆盖整个所述第一有源区；所述第三N+区形成于所述N型下沉层的表面。
[0022] 步骤七、采用光刻工艺定义出所述发射区的第二N-区的形成区域，进行N-离子注 入形成所述第二N-区，由第一 N+区和第二N-区组成所述发射区；所述第二N-区的结深大 于所述第一 N+区的结深，所述第二N-区呈一环形结构并将所述第一 N+区包围；在横向上， 所述环形结构的外边缘所覆盖的范围大于等于所述第一有源区的最外侧边缘的覆盖范围， 所述环形结构的内侧边缘所覆盖的范围小于所述第一有源区的最外侧边缘的覆盖范围；在 纵向上，延伸