垂直晶体管组件的制作方法
【专利说明】垂直晶体管组件
[0001 ] 本申请是分案申请，其母案申请的申请号是201110196786.5，其母案的发明名称是垂直晶体管组件”，其母案的申请日是:2011年7月14日。
技术领域
[0002]本发明涉及垂直晶体管组件，尤其是垂直功率晶体管组件，以及涉及用于制作垂直晶体管组件的方法。
技术背景
[0003]比如垂直MOSFET或垂直IGBT这样的垂直晶体管组件包括具有第一和第二表面的半导体本体，其中集成至少一个源极区域、至少一个本体区域、漂移区域和漏极区域，其中在IGBT中，源极和漏极区域也被称为发射极区域，而本体和漂移区域也被称为基极区域。通常，源极区域和本体区域集成在第一表面的区域中，而漏极区域集成在第二表面的区域中且通过漂移区域与本体区域分离。用于开启和关闭组件的至少一个栅极电极布置在第一表面上方或集成在第一表面的区域中的半导体本体的沟槽中。源极电极电接触源极区域，该源极电极通常布置在第一表面上方且与栅极端子(栅极焊盘)电绝缘，其中栅极端子接触栅极电极。漏极电极电接触漏极区域，该漏极电极通常布置在第二表面上方。
[0004]这种类型的垂直晶体管组件可以安装在载体上，其中它们的第二表面面向载体。在这种布置中，载体可以用作晶体管组件的漏极端子且还可以用作用于消散半导体本体中产生的热的冷却元件。当垂直晶体管元件操作为开关时，热主要在其有源区域(比如本体和漂移区域)中产生。因为这些有源区域靠近第一表面布置，而冷却元件布置在第二表面上，所以存在源于布置在在Pn结和第二表面之间的半导体本体的那些区域的相对高的热阻。热阻可以通过在第一表面上布置冷却元件来减小。然而，这种冷却元件将短路均布置在第一表面处的栅极和源极电极。
[0005]因此，存在对在从半导体组件消散热方面具有更好属性的垂直晶体管组件的需求。
【发明内容】
[0006]根据垂直晶体管组件的实施例，该组件包括具有第一和第二表面的半导体本体、漂移区域以及布置在漂移区域和第一表面之间的至少一个源极区域和至少一个本体区域，其中该本体区域布置在源极区域和漂移区域之间。至少一个栅极电极与本体区相邻布置，且栅极电介质布置在栅极电极和至少一个本体区域之间。漏极区域布置在漂移区域和第二表面之间。源极电极电接触至少一个源极区域，与栅极电极电绝缘且布置在第一表面上方，且漏极电极电接触漏极区域且布置在第二表面上方。组件还包括与半导体本体电绝缘、通过半导体本体从第一表面延伸到第二表面且与至少一个栅极电极电连接的至少栅极接触电极。
[0007]根据制作垂直晶体管组件的方法的实施例，该方法包括:提供具有第一表面和第二表面的半导体本体；在沟槽中制作至少一个栅极接触电极，该沟槽通过半导体本体从第一表面延伸到第二表面；以及在第一表面的区域中制作连接到至少一个栅极接触电极的至少一个栅极电极。
[0008]当阅读下面的详细描述时且当查看附图时，本领域的技术人员将意识到附加特征和优点。
【附图说明】
[0009]现在将参考附图解释示例。附图用于说明基本原理，使得仅说明用于理解基本原理所必要的方面。附图未按比例绘制。在附图中，相同的参考符号表示相似的信号或电路组件。
[0010]图1说明通过根据第一实施例的垂直晶体管组件的第一截面中的垂直横截面。
[0011]图2说明通过图1的晶体管组件的第二截面中的垂直横截面。
[0012]图3说明通过图1和图2的晶体管组件的水平横截面。
[0013]图4说明通过根据第二实施例的垂直晶体管组件的垂直横截面。
[0014]图5说明通过图4的晶体管组件的水平横截面。
[0015]包括图6A至6E的图6示意性说明用于形成图1的晶体管组件的方法步骤。
[0016]包括图7A至7H的图7示意性说明用于在共同沟槽中形成垂直晶体管组件的栅极电极和栅极连接电极的方法步骤。
[0017]图8示意性说明通过根据第三实施例的垂直晶体管组件的垂直横截面。
[0018]图9示意性说明通过根据第四实施例的垂直晶体管组件的垂直横截面。
[0019]图10借助于通过栅极电极的水平横截面说明图9的晶体管组件的栅极电极的第一实施例。
[0020]图11借助于通过栅极电极的水平横截面说明图9的晶体管组件的栅极电极的第二实施例。
[0021]图12说明通过根据第五实施例的垂直晶体管组件的垂直横截面。
[0022]图13说明通过根据第六实施例的垂直晶体管组件的垂直横截面。
[0023]包括图14A至141的图14说明用于制作图12的垂直晶体管组件的方法步骤。
[0024]包括图15A至15P的图15说明用于制作根据第七实施例的垂直晶体管组件的方法步骤。
[0025]图16说明通过根据第八实施例的垂直晶体管组件的垂直横截面。
[0026]包括图17A至17L的图17说明用于制作根据第九实施例的垂直晶体管组件的方法步骤。
[0027]包括图18A至18L的图18说明用于制作根据第十实施例的垂直晶体管组件的方法步骤。
[0028]包括图19A至19K的图19说明用于制作根据第^^一实施例的垂直晶体管组件的方法步骤。
[0029]图20说明通过根据另一实施例的垂直晶体管组件的垂直横截面。
[0030]图21说明通过图20的垂直晶体管组件的水平横截面。
【具体实施方式】
[0031]图1和2说明通过根据第一实施例的垂直晶体管组件的示例性垂直横截面。晶体管组件包括具有第一表面101和与第一表面101相对的第二表面102的半导体本体100。图1说明在第一截面A-A中通过半导体本体100的垂直横截面，且图2说明在第二截面B-B中的横截面。这些截面A-A、B-B垂直于第一和第二表面101、102延伸。在图1中以及在下面将进一步详细解释的其他图中，仅说明相应垂直晶体管组件的部分。
[0032]半导体本体100可以包含任意合适和通常已知的半导体材料，诸如娃(Si)、碳化硅(SiC)、砷化镓(GaAs)或氮化稼(GaN)。半导体本体100包括第一导电类型的漂移区域13以及布置在漂移区域13和第一表面101之间的源极区域11和本体区域12。源极区域11属于第一导电类型，本体区域12属于第二导电类型且布置在源极区域11和漂移区域13之间。漏极区域14布置在漂移区域13和第二表面102之间。源极和漏极区域11、12比漂移区域13更高掺杂且漏极区域14比漂移区域13更高掺杂。漂移区域13的掺杂浓度例如处于115 (El5) cm—3和10 17 (El7) cm—3之间的范围，本体区域12的掺杂浓度例如处于10 16(E16) cm-3和118 (E18) cm—3之间的范围，源极区域11的掺杂浓度例如处于1019 (El9) cm—3和121 (E21) cm_3之间的范围，且漏极区域14的掺杂浓度例如处于10 19 (E19) cm-3和10 21(E21) CnT3之间的范围。
[0033]晶体管组件可以实现为MOSFET或IGBT。在MOSFET中，漏极区域14与漂移区域13属于相同的导电类型，但是更高掺杂。在IGBT中，漏极区域14 (在IGBT中也被称为集电极区域)与漂移区域13互补掺杂。而且，组件可以实现为η沟道组件或P沟道组件。在η沟道组件中，漂移区域13和源极区域11被η掺杂，而本体区域12被ρ掺杂。在ρ沟道组件中，漂移区域13和源极区域11被ρ掺杂而本体区域12被η掺杂。
[0034]可选地，比漂移区域13更高掺杂的场停止区域(未示出)可以布置在漂移区域13中，相对本体区域12更靠近漏极区域14或者处于漂移区域13和漏极区域14之间。
[0035]上面提供的关于漂移区域13、源极区域11、本体区域12和漏极区域14的掺杂浓度的解释和关于这些半导体区域的导电类型的解释相应地应用于下面将解释的其他晶体管组件。贯穿附图，将使用在图1和2中使用的这些半导体区域的参考符号。
[0036]参考图1和2，晶体管组件还包括至少一个栅极电极15。栅极电极15实现为布置在从第一表面101延伸到半导体本体100中的沟槽中的沟槽电极。栅极电极51与本体区域12相邻布置且在半导体本体100的垂直方向上通过本体区域12从源极区域11延伸到漂移区域13中。栅极电极15通过栅极电介质16与本体区域12以及源极11和漂移13区域介电绝缘。栅极电极15可以包含任意合适的栅极电极材料，比如诸如多晶硅的掺杂多晶半导体材料或金属。栅极电介质16可以包含任意合适的栅极电介质材料，比如诸如二氧化硅(S12)的氧化物、氮化物或高k电介质。关于栅极电极15和栅极电介质16的这些解释相应地应用于将在下面解释的其他实施例。贯穿附图，参考符号15、16用于栅极电极和栅极电介质。
[0037]组件还包括电接触源极区域11的源极电极41。源极电极41布置在第一表面101上方且通过栅极绝缘层31与栅极电极15电绝缘。可选地，源极电极41还接触本体区12，这还应用于下面进一步说明的晶体管组件。为了接触本体区12，源极电极41可以包括通过源极区域11延伸到本体区域12中的接触插塞(contact plug)。通过源极区域11向下延伸至本体区域的这种接触插塞41’的示例在图1的左半部分中以点线说明。备选地，部分本体区域12可以延伸到第一表面101。延伸到第一表面101的本体区域部分12’的示例在图1的右半部分中以点线示出。应当注意，在下面说明的晶体管组件中的每一个中，源极电极41可以连接到本体区域12。然而，源极电极41和本体区域之间的接触在其他图中没有明确说明。源极电极41形成晶体管组件的源极端子S或连接到源极端子。
[0038]电连接到栅极电极15的栅极连接电极21通过漂移区域13和漏极区域14延伸到第二表面102且通过电介质层22与这些半导体区域13、14介电绝缘。该电介质层22可以由比如栅极电介质16的相同材料制成，但是也可以由不同电介质材料制成。根据一个实施例，栅极连接电极21的电介质层22比栅极电介质16厚，S卩，栅极连接电极21和其周围半导体区域之间的距离大于栅极电极15和本体