极电极15通过布置在第一表面101上方的电极层86的部分而连接到栅极连接电极21。电极层86的该部分形成另外的栅极连接电极15’。布置在各个沟槽中的部分栅极电极15要么通过垂直于栅极沟槽延伸的沟槽中布置的另外的栅极连接电极要么通过制作栅极沟槽使得它们具有栅格状几何结构而彼此电连接。在这种情况中，布置在栅极沟槽中的各个栅极电极部分彼此“自动”电连接。而且，当回蚀电极层86时露出的电介质层16,19的那些部分被去除，这些是布置在第二沟槽105之间的第一表面101上的电介质层82的那些部分。
[0128]参考图18K和18L，通过在第一表面101下方的半导体本体100中制作源极和本体区域11、12，通过在栅极电极15上方制作绝缘层31且通过在第一表面101上方制作源极电极41来完成组件。而且，通过在第二表面去除半导体本体100的部分，栅极连接电极21在第二表面102不被覆盖，且在第二表面102上制作栅极接触电极43和漏极电极42。
[0129]图19A至19J说明与根据图18的方法相比经过修改的用于制作垂直晶体管组件的方法。参考图19A，在半导体本体100中制作第一沟槽104，且至少沿着该第一沟槽104的侧壁制作第一电介质层81。在图19A中说明的实施例中，沿着第一沟槽104的侧壁和底部且在半导体本体100的第一表面101上制作第一电介质层81。第一电介质层81例如是氧化物层或氮化物层。
[0130]参考图19B，在具有半导体本体100和第一电介质层81的设置上制作第二电介质层82。在第一表面101上方制作该第二电介质层82，使得它包围第一沟槽104，以便在第二电介质层82下方存在空腔104’。第二电介质层82例如使用非共形沉积工艺来制作。
[0131]参考图19C，在下一方法步骤中制作第二沟槽105。制作第二沟槽105例如包括由蚀刻掩模501支持的蚀刻工艺。蚀刻掩模501在要制作第二沟槽105的那些位置具有开口。蚀刻掩模501在第一沟槽104上方具有另外的开口，使得在蚀刻工艺期间第一沟槽104再次露出。
[0132]参考图19D，沿着第二沟槽105的侧壁和底部制作场电极电介质层18，且沉积电极层84以填充第一沟槽104和第二沟槽105。参考图19E，电极层84被回蚀以在第一沟槽104中形成栅极连接电极的第一部分且在第二沟槽105中形成第一场电极17。
[0133]参考图19F，从第二沟槽105的上部分去除第二沟槽105中的电介质层83以形成第二沟槽105的下部中的场电极电介质层18。在该工艺期间，保护层502保护第一沟槽104中的以及在第一沟槽104和布置为最靠近第一沟槽104的第二沟槽105之间的台面区域106中的电介质层。可选地，掩模层502还保护与台面区域106相邻的第二沟槽105的侧壁。而且，不被掩模层502覆盖的电介质层81、82的那些部分被去除。
[0134]参考图19G，在第二沟槽105中形成栅极电介质16。在图19G中说明的实施例中，当形成栅极电介质16时，已经去除了第一沟槽104之上的保护层502，使得也在栅极连接电极的第一部分21上制成相应的电介质层85。该电介质层85在图19H中说明的下一方法步骤中从栅极连接电极的第一部分2^去除。去除该电介质层85例如包括蚀刻工艺，在该工艺期间掩模层503保护第二沟槽中的栅极电介质层16以免被蚀刻。根据另一实施例，在从第二沟槽105的上部去除电介质层83之后且在制作栅极电介质层16的步骤期间，在图19F中示出的掩模层502保留在设置上。在这种情况中，不制作第一栅极连接电极部分上的电介质层85。
[0135]参考图191，在设置上沉积另一电极层86以完全填充第一沟槽104中的第二沟槽
105。
[0136]参考图19J，在第二沟槽105中回蚀该电极层86以形成栅极电极15。在台面区域上方且在第二沟槽上方，电极层86不被回蚀，或者仅回蚀到这种程度:电极层86至少部分地保留在台面区域106之上，从而连接第二沟槽105中的栅极电极15和第一沟槽104中的栅极连接电极。在该实施例中，栅极连接电极包括第一沟槽104的下部中的第一部分21jP第二部分212，其中第二部分212由完全填充第一沟槽104的电极层86的那些部分形成。
[0137]图19K示出通过所完成组件的垂直横截面。完成组件所需的方法步骤对应于参考所参考的图18L解释的方法步骤。
[0138]在布置漏极电极的半导体本体的第二表面处接触垂直晶体管组件的栅极电极的上面解释的技术允许在具有共同表面电极且具有不同栅极和漏极电极的一个共同半导体本体中制作若干垂直晶体管组件。图20说明通过集成两个垂直晶体管组件的半导体本体100的垂直横截面。这些半导体组件中的每一个具有带有源极和本体区域的有源区域以及栅极电极。在图20中，这些有源区域仅被示意性说明且具有参考数字11UOy这些有源区域，尤其是这些有源区域内的源极区域和本体区域共同电连接到源极电极41。晶体管中的每一个具有布置在从半导体本体的第一表面101延伸到第二表面102的沟槽中的栅极连接电极211(|、212(|。这些栅极连接电极211(|、212(|与两个晶体管的漂移区域31 ^132且与漏极区域14、142电绝缘。栅极连接电极21 p212中的每一个与布置在半导体本体中的第二表面102上的栅极接触电极43p432连接。两个晶体管的漏极区域14 P142均与漏极电极43 0432连接。
[0139]栅极连接电极211(|、212tl和环绕这些栅极连接电极21 1(|、212tl的电介质层22 1、222还可以用来将各个晶体管的漏极和漂移区域彼此电绝缘。参考图21，栅极连接电极例如完全环绕各个晶体管的漂移和漏极区域以便将晶体管彼此电绝缘。
[0140]即使在这没有明确提及的那些情况中，参考一个图解释的特征可以与其他图的特征组合。
[0141]诸如“下面”、“底下”、“下”、“上方”、“上”等的空间相对术语用于使描述简单，以解释一个元件相对于第二元件的定位。除了与图中描绘的那些不同的取向之外，这些术语旨在涵盖器件的不同取向。而且，诸如“第一”、“第二”等的术语也用于描述各个元件、区域、部分等且也不应旨在限制。贯穿说明书，相似的术语表示相似的元件。
[0142]如在此使用的术语“具有”、“含有”、“包括”、“包含”等是指示陈述的元件或特征的存在但是不排除附加元件或特征的开放式术语。除非语境另外明确指明，冠词“一”及“该”旨在包括复数和单数。
[0143]应当理解，除非另外明确声明，此处描述的各个示例性实施例的特征可以彼此组入口 ο
[0144]尽管此处已经说明和描述了特定实施例，但是本领域的普通技术人员将理解，在不偏离本发明的范围的情况下，各种备选和/或等价实施方式可以替代示出和描述的特定实施例。本申请旨在覆盖此处讨论的特定实施例的任意改变或变型。因此，本发明旨在仅由权利要求及其等价物限制。
【主权项】
1.一种垂直晶体管组件，包含: 具有第一和第二表面的半导体本体； 漂移区域； 布置在漂移区域和第一表面之间的至少一个源极区域和至少一个本体区域，其中该本体区域布置在源极区域和漂移区域之间； 与本体区相邻布置的至少一个栅极电极以及布置在栅极电极和至少一个本体区域之间的栅极电介质； 布置在漂移区域和第二表面之间的漏极区域； 电接触至少一个源极区域、与栅极电极电绝缘且布置在第一表面上的源极电极； 电接触漏极区域且布置在第二表面上的漏极电极； 与半导体本体电绝缘、通过半导体本体从第一表面延伸到第二表面且与至少一个栅极电极电连接的至少一个栅极接触电极。
2.根据权利要求1所述的垂直晶体管组件， 其中至少一个栅极电极布置在从第一表面延伸到半导体本体中的栅极沟槽中，并且其中至少一个栅极接触电极至少部分地布置在栅极电极下方且从至少一个栅极电极延伸到第二表面。
3.根据权利要求2所述的垂直晶体管组件，其中至少一个栅极接触电极仅布置在至少一个栅极电极的部分的下方。
4.根据权利要求1所述的垂直晶体管组件，还包含: 至少一个第一场电极，布置在通过半导体本体从第一表面延伸到第二表面的第一沟槽中且连接到漏极电极。
5.根据权利要求4所述的垂直晶体管组件，还包含: 至少一个第二场电极，布置在第一沟槽中、与第一场电极电绝缘且电连接到源极电极或栅极电极。
6.根据权利要求5所述的垂直晶体管组件，其中栅极电极布置在与第一沟槽间隔开布置的栅极沟槽中。
7.根据权利要求5所述的垂直晶体管组件，其中栅极电极布置在位于第二场电极和第一表面之间的第一沟槽中。
8.根据权利要求1所述的垂直晶体管组件，其中至少一个栅极接触电极在半导体本体的横向方向上与至少一个栅极电极间隔开布置。
9.根据权利要求1所述的垂直晶体管组件， 其中至少一个源极区域和至少一个本体区域布置在半导体本体的有源区域中，并且 其中至少一个栅极接触电极至少部分地环绕有源区域。
10.根据权利要求9所述的垂直晶体管组件，其中至少一个栅极接触电极完全环绕有源区域。
【专利摘要】本申请涉及一种垂直晶体管组件。通过以下步骤来制作垂直晶体管组件：提供具有第一表面和第二表面的半导体本体；在沟槽中制作至少一个栅极接触电极，该沟槽通过半导体本体从第一表面延伸到第二表面；以及在第一表面的区域中制作连接到至少一个栅极接触电极的至少一个栅极电极。
【IPC分类】H01L29-06, H01L29-78, H01L29-66, H01L29-417, H01L29-423, H01L29-739
【公开号】CN104681596
【申请号】CN201510146361
【发明人】C.卡多, A.梅泽, M.孙德尔
【申请人】英飞凌科技股份有限公司
【公开日】2015年6月3日
【申请日】2011年7月14日
【公告号】CN102339854A, CN102339854B, DE102011079138A1, US8519473, US9029941, US20120012924, US20130307062, US20150214357