光电组件的制作方法
【技术领域】
[0001]本发明涉及一种光电组件。特别地，本发明涉及一种在一个或多个光电元件和壳体的外壁之间提供低导热率的光电组件。
【背景技术】
[0002]在光网络中，将网络内的光电设备的光电元件保持在稳定的温度是理想的。通常，该所需的稳定温度低于光电设备外部的环境的温度，因此光电元件需要被冷却。
[0003]例如，高功率光纤网络激光器封装通常以高密度被布置在框架中以减少它们占用的空间。这种高密度的布置使得大量的电气元件靠近放置，从而增加了激光器封装外部的周边区域的温度。通常，该外部温度可达到85°C甚至更高。
[0004]为了确保在激光器封装内的光电元件的正确运行，这些元件的温度应该被保持在稳定的水平且远低于85°C。因此，激光器封装内的光电元件的温度要被精确地控制。
[0005]控制光电元件的温度的其中一种方法是使用热电制冷。热电冷却器(TEC)被放置成与光电元件热连通，并且利用?自尔帖效应(Peltier effect)将热量从光电元件带走。为了提供这种功能，TEC需要使用电源。
【发明内容】
[0006]根据本发明的第一个方面，提供了一种光电组件。该光电组件包括:一个或多个光电元件以及壳体。所述壳体包括电连接至所述一个或多个光电元件的外壁。所述壳体被配置成提供所述一个或多个光电元件与外部电子设备之间的电接口。所述外壁和所述一个或多个光电元件之间的所述电连接包括导电元件。所述导电元件被支撑在介电材料上，以使得所述介电材料为所述一个或多个光电元件和所述外壁之间的所述导电元件提供结构支撑。
[0007]所述导电元件的厚度可在0.1 μπι至0.5 μπι的范围内。所述导电元件的宽度可在25 μ m至35 μ m的范围内。厚度和宽度的减小将导致导电元件的横截面的减小，并且意味着沿导电元件传递的热量减小。
[0008]可选择地，所述导电元件的横截面积在2.5 X 10_12m2至1.75 X 10 _nm2的范围内。该横截面积可通过具有任何形状的横截面的导电元件来提供。示例性的横截面是矩形或圆形的。
[0009]可选择地，所述介电材料是柔性的。这使得所述光电元件能够相对于所述外壁移动，而不会损坏所述导电元件。
[0010]可选择地，所述介电材料包括上介电层和下介电层，所述导电元件设置在所述上介电层和所述下介电层之间。所述上层和下层可被形成为单件的介电材料，以使得所述介电材料可以侧向地包围导电元件。
[0011]可选择地，所述第一介电层和所述第二介电层的每个的厚度在4 μπι至8 μπι的范围内。如果介电材料侧向围绕导电元件，那么介电材料在导电元件的上方和下方的厚度可以在4μηι至8μηι的范围内。
[0012]可选择地，所述第一介电层和所述第二介电层的每个的厚度(或者介电材料在导电材料的上方和下方的厚度)在13μπι至17μπι的范围内。
[0013]可选择地，所述第一介电层和所述第二介电层的每个的宽度在35 μπι至55 μπι的范围内。
[0014]可选择地，所述介电材料的每侧比所述导电元件宽8 μπι至12 μπι。如果介电材料侧向围绕导电元件，那么介电材料的导电元件的任一侧的厚度可以在8 μπι至12 μπι的范围内。
[0015]可选择地，所述导电元件在所述介电材料上遵循一个间接的路径。
[0016]可选择地，所述电连接部包括多个导电元件，每个导电元件被布置所述介电材料上。
[0017]可选择地，所述光电元件位于芯片上，并且所述芯片位于芯片载体上。
[0018]可选择地，所述光电组件进一步包括与所述一个或多个光电元件热连通的热泵。
[0019]可选择地，所述热泵为热电冷却器。
[0020]根据本发明的第二个方面，提供了一种激光器封装，该激光器封装用于光通信网络，该激光器封装包括上述光电组件。
[0021]根据本发明的第三个方面，提供了一种光电组件，包括:一个或多个光电元件；以及壳体，该壳体包括电连接至所述一个或多个光电元件的外壁，其中，所述壳体被配置成提供所述一个或多个光电元件与外部电子设备之间的电接口，并且其中，所述外壁和所述一个或多个光电元件之间的所述电连接包括导电元件，所述导电元件的横截面面积在2.5Xl(T12m2至 1.75 XlO-nm2的范围内。
[0022]根据本发明的第四个方面，提供了一种光电组件，包括:一个或多个光电元件；以及壳体，该壳体包括电连接至所述一个或多个光电元件的外壁，其中，所述壳体被配置成提供所述一个或多个光电元件与外部电子设备之间的电接口，并且其中，所述外壁和所述一个或多个光电元件之间的所述电连接包括具有第一导热率的导电元件，所述导电元件被支撑在具有第二导热率的材料上，所述第二导热率低于所述第一导热率。
【附图说明】
[0023]现在将参考附图来对本发明的示例实施方式进行描述，其中:
[0024]图1是光电组件的横截面的简化示意图；
[0025]图2是激光器封装的横截面的示意图；
[0026]图3是布置在壳体内的光电元件的平面图；
[0027]图4是电连接部的等距示意图；
[0028]图5是电连接部的横截面的示意图；
[0029]图6是接合到接合垫(bond pad)的电连接部的截面示意图；
[0030]图7是电连接部的等距示意图；以及
[0031]图8是芯片和壳体的外壁之间的电连接部的示意图。
【具体实施方式】
[0032]—般来说，本文公开了一种光电组件，其中，在光电兀件和壳体的外壁之间的电连接部被配置为提供低导热路径。
[0033]发明人认识到，在光电组件中的光电元件和壳体之间的电连接部提供了从相对较高温度的壳体到相对较低温度的光电元件的传热路径。此外，发明人还认识到，如果沿传热路径传输的热量减少，那么光电组件的效率将可以被提升。
[0034]例如，参照上述的激光器封装，光电元件和TEC通常被封装在封装壳体内。该壳体在光电元件和任意外部电子设备之间提供光接口和电接口。因此，有必要提供从光电元件至壳体的电连接部。壳体的外壁经受外部环境的相对较高温度的影响。因此，外壁和光电元件之间的电连接部提供传热路径，导致光电元件被加热。因此，TEC需要更加努力地工作以冷却光电元件，这降低了激光器封装的效率。
[0035]在极端的情况下，TEC增加了的工作量可能会产生更多的热量，从而促进积极的热反馈，并导致热失控。
[0036]图1示出光电组件10的截面的示意图。该组件10包括电子设备，例如，安装在壳体16内的载体14上的芯片12(例如激光二极管)。芯片12与输出光导纤维(未示出)连接。热电冷却器(TEC) 18与载体14以及与安装在壳体16上或与壳体16 —体的散热器(heat sink)连接，以将热量从载体14 (相对较冷)传递至向箱体16 (相对热)。
[0037]在示例性的光学组件中，壳体由陶瓷(例如，氮化铝(AlN))制成。壳体16的外壁16a包括堆叠在彼此的顶部上的多个的AlN部分的叠层结构。在示例的光学组件的实际实施方式中，壳体16的每一个外壁都可包括叠层结构。外壁16a的叠层结构允许导电轨道沿外壁16a的长度横向/侧向布线。该轨道与组件10的输入端口和输出端口连接，输入端口和输出端口位于壳体的外壁上。通过位于该层叠外壁16a的AlN层之间的导电轨道，这些输入端口和输出端口为在芯片12和用于使组件10正常操作的任何外部电子设备之间提供接口。
[0038]电连接部20被设置在芯片12和外壁16a之间，以通过导电轨道将芯片12电连接到输入端口和输出端口。
[0039]芯片12包括多个电子元件和光电元件。特别地，芯片12可以是被配置成输出波长为1550nm的光的高功率激光二极管。通常，从激光二极管输出的光在具有例如50GHz信道间隔的多个单独的信道中传播。为了保持从激光二极管输出的光的波长的精度，可以应用一个波长参考元件。该波长参考元件可以是法布里-珀罗干涉仪(Fabry-Perotinterferometer)或校准器(etalon)。由于波长参考元件的输出是与温度相关的，因此将参考元件保持在所需的稳定操作温度是很重要的。
[0040]如上文所述，壳体16暴露于外部环境中，该外部环境的温度相对于芯片12所需的操作温度较高。通常，外部温度可达到85°C或者更高，而芯片12所需的操作温度约为25°C。
[0041]TEC 18运作以降低载体14的温度，进而降低芯片12的温度。通常，通过反馈回路来操作TEC 18，以使得载体14和芯片12的温度被保持在所需的操作温度。由于TEC使用电力来将热量从载体14和芯片12带走，因此，芯片12的温度越高，TEC 18就需要越多的电力来为芯片12降温。
[0042]图2示出了包括在适用于光网络的高功率激光器封装的光电组件的更详细的截面。壳体16包括外壁16a、基部16b和盖部16c。在图2中可以清楚的看到外壁16a的叠层结构，该叠层结构围绕壳体的周向运行。导电轨道(未示出)位于层叠外壁16a的层之间，以提供围绕外壁16a的电连接部。
[0043]TEC 18被放置在基部16b上。载体14位于TEC的顶部。芯片12位于载体14上。图2示出了一般位于芯片12上的光电和电子元件。
[0044]图3示出了光电组件10的平面图，其中，盖部16c被移除以露出芯片12。封装的外壁16a通过电连接部20与芯片12上的多种元件连接。一种示例性的电连接部20在图2中的虚线圆圈区域中示出。
[0045]本申请的发明人意识到，壳体16和芯片12之间的主要传热路径是由电连接部20提供的。通常，在公知的光电组件中，电连接部包括八个平行的直径为25 μπι的引线键合/丝键合(wire bonds)。引线键合通常由金或者铝制成，这些材料具有良好的导电性和导热性。因此，从温度较高的壳体16流向温度较低的芯片12的热量使得芯片12的温度升高。使用八个平行的引线键合是可取的，以提供在芯片12和壳体16之间的