芯片封装体结构及其形成方法
【技术领域】
[0001]本发明有关于芯片封装体结构及其制法，且特别是有关于具有多半导体芯片(multiple semiconductor dies)的芯片封装体结构。
【背景技术】
[0002]芯片封装体结构除了保护芯片使免受环境污染之外，还对封装于其中的芯片提供连接介面。堆叠封装结构(例如，封装体堆叠装体(package-on-package，PoP))已变得更为普及。
[0003]已发展新封装技术来增进半导体元件的堆叠密度与效能。这些相对新颖的半导体元件封装技术面临着制作挑战。
【发明内容】
[0004]有鉴于此，本发明提供一种芯片封装体结构及其形成方法。
[0005]依据本发明一实施方式，提供一种芯片封装体结构，其包括:芯片封装体，位于印刷电路板之上；多个导电元件，位于所述芯片封装体与所述印刷电路板之间；以及至少一导热元件，位于所述芯片封装体与所述印刷电路板之间，其中所述导热元件具有导热系数，高于每一所述导电元件的导热系数。
[0006]依据本发明另一实施方式，提供一种芯片封装体结构的形成方法，其包括:提供芯片封装体；提供印刷电路板；以及通过多个导电元件及至少一导热元件而将所述芯片封装体接合至所述印刷电路板，其中所述导热元件具有导热系数，高于每一所述导电元件的导热系数。
[0007]采用本发明的芯片封装体结构，半导体芯片在运作期间所产生的热能可通过导热元件而导出，因此，可增加芯片封装体结构的可靠度和效能。
[0008]对于已经阅读后续由各附图及内容所显示的较佳实施方式的本领域的技术人员来说，本发明的各目的是明显的。
【附图说明】
[0009]图1为根据本说明书一些实施例的芯片封装体结构的剖面图。
[0010]图2为根据本说明书一些实施例的芯片封装体结构的剖面图。
[0011]图3A-3D为根据本说明书一些实施例的芯片封装体结构中基底与导电接垫的俯视图。
【具体实施方式】
[0012]以下将详细说明本说明书实施例的制作与使用方式。然而应注意的是，本说明书提供许多可供应用的发明概念，其可以多种特定形式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在叙述中，第一工序与第二工序的进行，可包括第二工序于第一工序之后立刻进行的实施例，也可包括其他附加工序于第一工序与第二工序之间进行的实施例。许多元件可能被任意地绘制成不同的尺寸比例。这仅是为了简化与清楚化。再者，当述及第一材料层位于第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一个或多个其他材料层的情形。
[0013]以下，叙述了实施例的一些变化。在不同的图式与实施例叙述中，相似的标号可用以标示相似的元件。
[0014]图1为根据本说明书一些实施例的芯片封装体结构10的剖面图。在一些实施例中，提供芯片封装体100。在一些实施例中，芯片封装体100包括基底102。基底102可包括介电材料，例如有机材料。在一些实施例中，有机材料包括具有玻璃纤维的聚丙烯(polypropylene, PP)、环氧树脂(epoxy resin)、聚酰亚胺(polyimide)、氰酸酉旨(cyanateester)、其他适合的材料、或前述的组合。在一些其他实施例中，基底102包括半导体材料，例如是硅。
[0015]如图1所示，在一些实施例中，导电接垫104及导电接垫106A与106B形成在基底102的相反的表面上和/或表面中。每一导电接垫104电性连接至相应的导电接垫106A或106B。在一些实施例中，基底102中形成有导电线路(conductive lines)和/或导电通路(conductive vias)。导电线路和/或导电通路形成了在基底102相反表面上的导电接垫之间的电性连接。
[0016]在一些实施例中，芯片封装体100包括一个或多个的半导体芯片，例如是半导体芯片108A及108B。半导体芯片108A及108B设置于基底102之上。在一些实施例中，半导体芯片108A及108B具有不同的功能。在一些其他实施例中，半导体芯片108A及108B具有相似的功能。在一些实施例中，导电元件109A及109B分别形成于基底102与半导体芯片108A及108B之间。每一导电元件109A及109B电性连接至相应的导电接垫104。
[0017]在一些实施例中，芯片封装体100包括形成于基底102上的成型材料层(moldingcompound layer) 110。成型材料层110围绕半导体芯片108A及108B，并保护半导体芯片108A及108B，使其免于受损和/或被污染。
[0018]如图1所示，在一些实施例中，提供印刷电路板112。印刷电路板112包括多个导电接垫114，其形成于印刷电路板112的表面113之上或之中。之后，如图1所示，在一些实施例中，通过多个导电元件116和一个或多个的导热元件118而将芯片封装体100接合至印刷电路板112。
[0019]在一些实施例中，导电元件116包括焊料凸块(solder bumps)、焊料球(solderballs)、其他适合的导电结构、或前述的组合。在一些实施例中，导电元件116具有弯曲的侧壁表面(curved sidewall surface)，如图1所示。在一些实施例中，导热元件118具有较导电元件116还高的导热系数(thermal conductivity)。在一些实施例中，导热元件118包括金属薄片(metal foil)。例如，金属薄片包括铜薄片(copper foil)。在一些其他实施例中，金属薄片包括销薄片或销箔(aluminum foil)。在一些实施例中，导热元件118具有大致上平坦(substantially planar)的侧壁表面119。在一些实施例中，侧壁表面119大致上垂直(substantially perpendicular)于印刷电路板112的表面113。在一些实施例中，导热元件118具有宽度W1，其大于导电元件116的宽度W2。
[0020]如图1所示，在一些实施例中，于芯片封装体100与导热元件118之间形成连接层122，并于导热元件118与印刷电路板112之间形成连接层120。在一些实施例中，将导热元件118(例如，金属薄片)取起并放置于导电接垫106B之上。在一些实施例中，导热元件118通过连接层122而接合至芯片封装体100上。例如，导热元件118通过连接层122而与导电接垫106B接合。之后，如图1所示，在一些实施例中，将导热元件118接合至印刷电路板112上。例如，导热元件118通过连接层120而与导电接垫114接合。
[0021]在一些实施例中，连接层122及120由相同的焊料材料(solder material)所制成。在一些其他实施例中，连接层122及120由不同的焊料材料所制成。在一些实施例中，连接层122具有较连接层120还高的熔点。在一些情形中，芯片封装体100与印刷电路板112之间的接合可能需返工(rework)。若连接层122具有较连接层120还高的恪点，可在通过加热芯片封装体以移除印刷电路板112之后，使导热元件118维持与芯片封装体100相连。在一些实施例中，连接层122具有约摄氏229度的熔点，而连接层120具有约摄氏220度的熔点。在一些实施例中，连接层122及120皆由锡(Sn)、银(Ag)、及铜(Cu)的合金所制成。在一些实施例中，连接层122由SAC405(Sn-4.0Ag-0.5Cu, wt% )所制成。在一些实施例中，连接层 120 由 SAC305 (Sn-3.0Ag-0.5Cu,wt% )所制成。
[0022]在一些实施例中，连接层122及120具导电性。在一些实施例中，导热元件118电性连接至导电接垫106B。在一些实施例中，导电接垫106B为芯片封装体100的电源接垫(power pad)。在一些其他实施例中，导电接垫106B为芯片封装体100的接地接垫(groundpad) ο
[0023]在一些实施例中，半导体芯片108A和108B在运作期间所产生的热能可通过导热元件118而导出。因此，可增进芯片封装体结构10的可靠度及效能。
[0024]本说明书的实施例具有许多变化。在一些实施例中，芯片封装体结构包括多个芯片封装体。图2显示根据一些实施例的芯片封装体结构20的剖面图。芯片封装体结构20包括设置于芯片封装体100’上的芯片封装体200。在一些实施例中，芯片封装体200通过导电元件212而接合至芯片封装体100’。导电元件212例如包括焊料凸块。
[0025]在一些实施例中，芯片封装体200包括基底202。基底20