一种形成FinFET器件的鳍片的方法
【技术领域】
[0001]本发明涉及半导体制造工艺，具体而言涉及一种形成FinFET器件的鳍片(Fin)的方法。
【背景技术】
[0002]鳍式场效应晶体管(FinFET)是用于22nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应。
[0003]现有的制作FinFET的工艺通常包括下述步骤:首先，在硅基体上形成一掩埋氧化物层以制作绝缘体上硅(SOI)结构；接着，在所述绝缘体上硅结构上形成一硅层，所述硅层可以是单晶硅或者多晶硅；然后，图形化所述硅层，并蚀刻经图形化的所述硅层以形成FinFET的Fin。接下来,可以在Fin的两侧形成栅极,并在Fin的两端形成锗娃应力层。
[0004]在上述制作FinFET的过程中，Fin的制作对于半导体制造工艺而言是具有挑战性的，因为22nm及以下工艺节点下的Fin的高度为30_40nm，对应于一定的深宽比，Fin的宽度仅为12-17nm。由此可见，在Fin的制作过程中，需要使用更小的光刻特征尺寸和蚀刻特征尺寸，导致相应的工艺窗口达到临界值，在Fin的图形化过程中，Fin的图形容易出现垮塌现象。此外，通过图形化的方式定义Fin的特征尺寸将会导致形成的FinFET的阈值电压出现较大幅度的波动现象，这是因为采用上述方法形成的Fin的线宽粗糙度和线边缘粗糙度的精度控制存在偏差。
[0005]因此，需要提出一种方法，通过非图形化的方式定义Fin的特征尺寸，以解决上述问题。
【发明内容】
[0006]针对现有技术的不足，本发明提供一种形成FinFET器件的鳍片的制造方法，包括:提供半导体衬底，在所述半导体衬底上形成图案化的锗硅层；在所述图案化的锗硅层的顶部和侧壁上外延生长硅层；在所述半导体衬底上形成覆盖所述图案化的锗硅层的牺牲材料层；回蚀刻所述牺牲材料层，同时去除所述图案化的锗硅层顶部的硅层，直至所述牺牲材料层的顶部与所述图案化的锗硅层的顶部平齐为止；去除所述锗硅层；去除所述牺牲材料层以形成所述鳍片。
[0007]进一步，形成所述图案化的锗硅层的步骤包括:在所述半导体衬底上沉积锗硅层，在所述锗硅层上形成具有所需图案的光刻胶层；以所述光刻胶层为掩膜，蚀刻所述锗硅层，形成所述图案化的锗硅层；通过灰化去除所述光刻胶层。
[0008]进一步，形成所述图案化的锗硅层的步骤包括:在所述半导体衬底上沉积锗硅层，在所述锗硅层上形成具有所需图案的光刻胶层；以所述光刻胶层为掩膜，蚀刻所述锗硅层和所述半导体衬底，形成所述图案化的锗硅层的同时在所述半导体衬底中形成沟槽；通过灰化去除所述光刻胶层。
[0009]进一步，所述沟槽的深度大于等于50nm。
[0010]进一步，所述沟槽的深度为60-300nm。
[0011]进一步，外延生长所述硅层之前，还包括在所述沟槽中填充隔离材料的步骤。
[0012]进一步，所述隔离材料为氧化物层，所述氧化物层的顶部低于所述半导体衬底的顶部。
[0013]进一步，所述氧化物层的顶部与所述半导体衬底的顶部之间的距离大于等于1nm0
[0014]进一步，形成所述氧化物层的步骤包括:沉积一氧化物层，以完全填充所述沟槽；执行化学机械研磨直至露出所述锗硅层的顶部；实施回蚀刻以形成所述氧化物层。
[0015]进一步，在所述形成所述氧化物层的过程中，所述沉积的氧化物层的厚度为100-500nm，所述回蚀刻的工艺参数为:蚀刻气体为CF4和CHF3, CF4的流量为lO-lOOsccm，CHF3 的流量为 lO-lOOsccm，功率为 100-1000W。
[0016]进一步，所述锗硅层的厚度为lO-lOOnm，所述锗硅层中锗的百分含量为20% -80%，所述硅层的厚度为3-30nm。
[0017]进一步，采用旋涂工艺形成所述牺牲材料层，所述牺牲材料层的构成材料为有机材料。
[0018]进一步，所述回蚀刻所述牺牲材料层的工艺参数为:蚀刻气体为O2和S02，O2的流量为 2_50sccm，SO2 的流量为 2_50sccm，功率为 100-1000W，压力为 2_10mTorr。
[0019]进一步，所述回蚀刻去除所述图案化的锗硅层顶部的硅层的工艺参数为:蚀刻气体为HBr, Cl2和O2, HBr的流量为10_500sccm，Cl2的流量为lO-lOOsccm，O2的流量为
2-10sccm，功率为 100-1000W，压力为 2_10mTorr。
[0020]进一步，采用对所述锗硅层具有高选择性的湿法蚀刻去除所述锗硅层，所述湿法蚀刻的腐蚀液为HF、H2O2和CH3COOH的混合物。
[0021]进一步，采用干法灰化或者湿法蚀刻去除所述剩余的牺牲材料层，所述干法灰化的等离子气源为氧气或氮气、载气为氢气，所述湿法蚀刻的腐蚀液为h2so4。
[0022]进一步，所述半导体衬底的表面上形成有掩埋氧化物层。
[0023]进一步，所述掩埋氧化物层和所述图案化的锗硅层之间形成有氮化硅层。
[0024]进一步,所述氮化娃层的厚度为2-10nm。
[0025]进一步，去除所述牺牲材料层之后，采用湿法蚀刻去除所述氮化硅层，所述湿法蚀刻的腐蚀液为h3po4。
[0026]根据本发明，通过外延的方式定义所述鳍片的特征尺寸，不会出现通过图形化的方式定义所述鳍片的特征尺寸时面临的所述鳍片的线宽粗糙度和线边缘粗糙度的精度控制问题，提升FinFET器件的性能。
【附图说明】
[0027]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0028]附图中:
[0029]图1A-图1F为根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图；
[0030]图2k_图2G为根据本发明示例性实施例二的方法依次实施的步骤所分别获得的器件的示意性剖面图；
[0031]图3为根据本发明示例性实施例的方法依次实施的步骤的流程图。
【具体实施方式】
[0032]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0033]为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的形成FinFET器件的Fin的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0034]应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0035]为了解决现有技术通过图形化的方式定义FinFET器件的Fin的特征尺寸所面临的问题，本发明提出通过外延的方式定义FinFET器件的Fin的特征尺寸。下面，参照下述两个示例性实施例和图3来描述本发明提出的形成FinFET器件的Fin的方法的主要步骤。
[0036][示例性实施例一]
[0037]参照图1A-图1F，其中示出了根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。
[0038]首先，如图1A所示，提供半导体衬底100，半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅等。在本实施例中，半导体衬底100的构成材料选用单晶娃。
[0039]接下来，在半导体衬底100上依次沉积掩埋氧化物层101、氮化硅层102和锗硅层103。在本实施例中，所述沉积为低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、快速热化学气相沉积(RTCVD)、物理气相沉积(PVD )、原子层沉积(ALD )和分子束外延(MBE )中的一种。在本实施例中，掩埋氧化物层101是硅氧化物层，氮化硅层102的厚度为2-10nm，锗硅层103的厚度为lO-lOOnm，锗硅层103中锗的百分含量为20% -80%。
[0040]接着，如图1B所示，图形化锗硅层103和氮化硅层102以形成叠层结构103’，其步骤包括:在锗硅层103上形成具有叠层结构103’的图案的光刻胶层；以所述光刻胶层为掩膜，依次蚀刻锗硅层103和氮化硅层102，形成叠层结构103’;通过灰化去除所述光刻胶层。
[0041]然后，在叠层结构103’的顶部和侧壁上形成硅层104。在本实施例中，采用外延工艺形成硅层104，所述外延为低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、快速热化学气相沉积(RTCVD)和分子束外延(MBE)中的一种。在本实施例中，硅层104的厚度为3-30nm。
[0042]接着，如图1C所示，形成牺牲材料层105，以覆盖硅层104和掩埋氧化物层101。在本实施例中，采用旋涂工艺形成牺牲材料层105，牺牲材料层105的构成材料优选有机材料。
[0043]然后，回蚀刻牺牲材料层105的同时去除位于叠层结构103’顶部的硅层104，直至牺牲材料层105的顶部与叠层结构103’的顶部平齐。在本实施例中，回蚀刻牺牲材料层105的工艺参数为:蚀刻气体为O2和S02，O2的流量为2-50sccm，SO2的流量为2_50sccm，功率为100-1000W,压力为2-10mTorr,其中，sccm代表立方厘米/分钟，mTorr代表毫毫米汞柱。回蚀刻去除位于叠层结构103’顶部的硅层104的工艺参数为:蚀刻气体为HBr、Cl2和O2, HBr的流量为10-500sccm, Cl2的流量为lO-lOOsccm，O2的流量为2-lOsccm，功率为100-1000W，压力为2-10mTorr。上述回蚀刻的具体过程如下:先回蚀刻牺牲材料层105，直至露出位于叠层结构103’顶部的硅层104 ;再回蚀刻去除位于叠层结构103’顶部的硅层104 ;最后，再次回蚀刻牺牲材料层105，直至牺牲材料层105的顶部与叠层结构103’的顶部平齐。
[0044]接着，如图1D所示，去除叠层结构103’中的锗硅层103。在本实施例中，采用对锗硅层103具有高选择性的湿法蚀刻实施所述去除，所述湿法蚀刻的腐蚀液为HF、H2O2和CH3COOH的混合物，其中，HF、H2O2和CH3COOH的比例优选为1:2:3。
[0045]接着，如图1E所示，去除剩余的牺牲材料层105。在本实施例中，采用干法灰化或者湿法蚀刻实施所述去除，所述干法灰化的等离子气源为氧气或氮气、载气为氢气，所述湿法蚀刻的腐蚀液为H2SO4。
[0046]接着，如图1F所示，去除叠层结构103’中的氮化硅层102。在本实施例中，采用湿法蚀刻实施所述去除，所述湿法蚀刻的腐蚀液为h3po4。此时，位于掩埋氧化物层101上的硅层104构成FinFET器件的Fin。
[0047][示例性实施例二]
[0048]参照图2A-图2G，其中示出了根据本发明示例性实施例二的方法依次实施的步骤所分别