具有被结合到金属箔的半导体管芯的半导体模块的制作方法
【技术领域】
[0001]本申请涉及半导体模块、特别是具有被结合到金属箔的半导体管芯的半导体模块的制造。
【背景技术】
[0002]功率半导体管芯(芯片)封装技术中的最新进步利用芯片嵌入概念。用电流过程(galvanic process)来替换标准封装过程，诸如导线或夹持结合以及公共成型技术。还用层压件来保护半导体管芯。结果是明显减小的封装占位空间(footprint)、封装电阻和电感以及低热阻。例如，通常将管芯焊接到结构化引线框架。在嵌板层压过程期间，将几个引线框架连同FR4层压件层压在一起。
[0003]由于由使将引线框架保持在原位的固定插脚对准所引起的层压过程期间的非线性收缩/膨胀和引线框架之间的对准公差，要求管芯和引线框架位置的光学测量和对应的数据文件修正。并且，管芯、引线框架和嵌板的翘曲由于引线框架与管芯之间的CTE (热膨胀系数)失配和厚度差而相对高，引起微过孔高度的差及层压和微过孔镀敷过程中的挑战。
[0004]此外，按照惯例，在扩散焊接的情况下在管芯单体化(分离)之前在晶片背表面上沉积管芯附着焊料，或者也将其分配在被印刷到晶片背表面的蜡纸或引线框架的管芯焊盘上。在晶片的背面上通过厚金属层的切割是具有挑战性的，并降低切割质量、降低生产量(throughput)且减少切割刀片的寿命。并且，在结合过程期间挤出管芯背面上的焊料的一部分。管芯背面焊料的此‘挤出’并不是均匀的，不容易控制且是不可重复的。
【发明内容】
[0005]根据制造半导体模块的方法的实施例，该方法包括:
提供包括被附着于金属层的金属箔的金属复合材料衬底，该金属箔比金属层更薄且包括与之不同的材料；
在将金属箔结构化之前将多个半导体管芯的第一表面附着于金属箔；
将被附着于金属箔的半导体管芯装入电绝缘材料中；
在用电绝缘材料包住半导体管芯之后将金属层和金属箔结构化，使得电绝缘材料的表面区没有金属箔和金属层；以及沿着没有金属箔和金属层的表面区划分电绝缘材料以形成单个模块。
[0006]根据半导体模块的实施例，该半导体模块包括金属复合材料衬底，其包括被附着于结构化金属箔的第一表面的金属层。结构化金属箔具有与第一表面相对的第二表面且比金属层更薄。金属层具有从结构化金属箔的第一表面向外延伸的锥形侧壁。该半导体模块还包括至少一个半导体管芯，其具有被附着于结构化金属箔的第二表面的第一表面、被附着于结构化金属箔的第二表面且包住所述至少一个半导体管芯的层压件、以及在背对金属复合材料衬底的层压件表面上的结构化金属层。该结构化金属箔具有从层压件向外延伸的侧壁。结构化金属箔的侧壁未被层压件覆盖且与金属复合材料衬底的金属层的侧壁对准。层压件具有在层压件的相对第一和第二主表面之间延伸的边缘。层压件的边缘未被金属覆至rm o
[0007]根据将半导体管芯附着于金属复合材料衬底的方法的实施例，该方法包括:提供包括被附着于金属层的金属箔的金属复合材料衬底，该金属箔比金属层更薄且包括与之不同的材料；
用比金属箔和金属层熔点更低的焊料来涂敷与金属层相对的金属箔表面；
经由焊料而将多个半导体管芯的第一表面扩散焊接至金属箔，包括焊料到高熔点相的等温凝固；以及在将半导体管芯的第一表面扩散焊接到金属箔之后将半导体管芯装入电绝缘材料中。
[0008]在阅读以下详细描述时且在查看附图时，本领域的技术人员将认识到附加特征和优点。
【附图说明】
[0009]附图的元件不一定相对于彼此按比例。相似的参考数字指定对应的类似部分。可将各种所示实施例的特征组合，除非其相互排斥。在图中描述了实施例并在随后的描述中进行详述。
[0010]图1图示出半导体模块的实施例的截面图。
[0011]图2包括图2A至2K，图示出制造图1的半导体模块的方法的实施例。
[0012]图3图示出将半导体管芯扩散焊接到金属复合材料衬底的方法的实施例。
[0013]图4包括图4A至4G，图示出基于图3的扩散焊接方法的制造半导体模块的方法的实施例。
[0014]图5包括图5A至51，图示出基于图3的扩散焊接方法的制造半导体模块的方法的另一实施例。
[0015]图6包括图6A至6H，图示出基于图3的扩散焊接方法的制造半导体模块的方法的另一实施例。
[0016]图7图示出基于图3的扩散焊接方法制造的半导体模块的实施例。
[0017]图8图示出基于图3的扩散焊接方法制造的半导体模块的另一实施例。
【具体实施方式】
[0018]根据本文所述的某些实施例，提供了用于使用批量管芯附着过程将半导体管芯结合到金属复合材料衬底的薄金属箔的相对厚的金属复合材料衬底。可以使用金属层来将金属箔结构化。还可以在可选焊料涂敷、结合和层压之前将金属箔结构化。根据本文所述的其它实施例，在金属箔而不是管芯上沉积管芯附着焊料，消除了用厚的背面金属化件来将管芯单体化(分离)的需要。可以使用沉积在金属箔上的管芯附着焊料作为硬掩模以将未结构化金属箔图案化，并且如果期望的话可以在管芯附着过程之后用简单的选择性蚀刻过程来去除焊料。可将这些实施例组合至少达到此类组合并非相互排斥的程度。
[0019]图1图示出半导体模块100的实施例的截面图。半导体模块100包括金属复合材料衬底102，其包括金属层104，例如被附着于诸如铜箔之类的结构化金属箔106的第一表面105的铝层。结构化金属箔106具有与第一表面105相对的第二表面107且比金属层104更薄。例如，金属层104可以具有在30 Mm和400 Mm之间的厚度(T1)且结构化金属箔106可以具有在3 Mm和100 Mm之间的厚度(T2)。金属层104具有从结构化金属箔106的第一表面105向外延伸的锥形侧壁108。
[0020]半导体模块100还包括至少一个半导体管芯110，其具有被附着于结构化金属箔106的第二表面107的第一表面111。在图1中将管芯110与结构化金属箔106之间的此连接/附着区标记为‘DAR’，其是‘管芯附着区’的简写。可以在模块100中包括任何类型的半导体管芯110，诸如类似于功率MOSFET (金属氧化物半导体场效应晶体管)或IGBT (绝缘栅双极晶体管)的功率半导体管芯、例如通过绝缘粘合剂(没有背面连接)被结合到金属箔106的逻辑管芯(例如驱动器、控制器)等。
[0021]半导体模块100还包括被附着于结构化金属箔106的第二表面107的电介质层112 (诸如层压件、树脂层等)和背对金属复合材料衬底102的电介质层112的表面113上的结构化金属层114。电介质层112包住半导体管芯110。
[0022]结构化金属箔106具有从电介质层112向外延伸的侧壁116。结构化金属箔106的侧壁116未被电介质层112覆盖并与金属复合材料衬底102的金属层104的侧壁108对准。电介质层112具有边缘区118，其中，电介质层112的边缘120在电介质层112的相对第一和第二主表面113、115之间延伸。电介质层112的边缘120未被金属覆盖。
[0023]一个或多个第一微过孔连接122通过电介质层112从与第一表面111相对的管芯110的第二表面177延伸至背对金属复合材料衬底102的电介质层的表面113上的结构化金属层114。第一微过孔连接122在管芯110的第二表面117处提供用于端子124的外部电接触的点。
[0024]一个或多个第二微过孔连接126通过电介质层112从结构化金属箔106延伸到背对金属复合材料衬底102的电介质层112的表面113上的结构化金属层114。第二微过孔连接126在管芯110的第一表面111处提供用于端子的外部电接触的点。如果管芯110中的一个或多个在管芯110的第一表面111处不具有端子(例如，在横向晶体管管芯的情况下)，则可以省略第二微过孔连接126。在管芯110的第一表面111处是否提供端子取决于管芯的类型，并且因此为了便于举例说明而未在图1中示出此类端子。可以如图1中所示将金属复合材料衬底102的金属层104结构化且其在管芯110的操作期间充当热沉，通过结