一种半导体器件及其制造方法和电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子
>J-U ρ?α装直。
【背景技术】
[0002]在半导体技术领域中，对于先进的CMOS逻辑器件，应力工程是改善器件性能的最重要的因素之一。对于PMOS而言，主要通过形成外延锗硅源漏提高对沟道的压应力，以提高载流子迁移率。
[0003]现有技术中的半导体器件的制造方法，在对PMOS采用应力工程技术时，如图1A至ID所示，主要包括如下步骤:
[0004]步骤El:在半导体衬底100位于PMOS的栅极两侧的区域形成用于容置锗硅层的沟槽1001，如图1A所示。
[0005]其中，沟槽1001可以为碗状、Σ型或其他合适的形状。
[0006]步骤E2:在沟槽1001内形成嵌入式锗硅层101，如图1B所示。
[0007]其中，嵌入式锗硅层101内可以掺杂有硼(B)。形成嵌入式锗硅层101的方法，通常称作选择性外延生长法(selective epitaxy)。
[0008]步骤E3:在嵌入式锗硅层101上形成硅盖帽层102，如图1C所示。
[0009]其中，硅盖帽层102就是材料为硅的盖帽层，在现有技术中其不掺杂任何其他元素。
[0010]步骤E4:对PMOS的源极和漏极区域进行离子注入和退火工艺，如图1D所示。
[0011]在图1D中，“向下的箭头”用于示意离子注入工艺。图1D并未示出在离子注入工艺之后的退火工艺。
[0012]其中，离子注入工艺用于调节PMOS的源极和漏极区域的载流子浓度。退火工艺，则主要用于激活注入的离子。
[0013]然而，在现有技术中，步骤E4中的离子注入工艺往往会破坏嵌入式锗硅层102的晶格排列，导致嵌入式锗硅层102对沟道施加的压应力在很大程度上被释放。压应力被释放，将导致PMOS器件的性能下降。
[0014]为解决现有技术中的上述技术问题，有必要提出一种新的半导体器件的制造方法。
【发明内容】
[0015]针对现有技术的不足，本发明提出一种新的半导体器件及其制造方法和电子装置。
[0016]本发明实施例一提供一种半导体器件的制造方法，所述方法包括:
[0017]步骤SlOl:在半导体衬底的位于PMOS的栅极两侧的区域形成用于容置锗硅层的沟槽；
[0018]步骤S102:在所述沟槽内形成掺杂有硼的嵌入式锗硅层；
[0019]步骤S103:在所述嵌入式锗硅层之上形成掺杂有硼的盖帽层。
[0020]可选地，在所述嵌入式锗硅层中，锗的原子百分比为30%?50%。
[0021]进一步地，在所述嵌入式锗硅层中，硼的含量为5E19?3E20。
[0022]其中，在所述步骤S102中，形成所述嵌入式锗硅层的方法为选择性外延生长法，其中，工艺的温度为500?800°C，压力为I?100托。
[0023]其中，在所述步骤S102中，在形成所述嵌入式锗硅层的过程中所采用的反应气体包括31!14、!1(:1、82!16、66!14和!12，其中，SiH4、HC1、B2H6 和 GeH4 的流速为 I ?100sccm, H2 的流速为0.1?50slm ；
[0024]或者，在形成所述嵌入式锗硅层的过程中所采用的反应气体包括DCS:SiH2Cl2、HCl、B2H6、GeHjPH2 ;其中，DCS、HC1、B2H6 和 GeH4 的流速为 I ?100sccm, H2 的流速为 0.1 ?50slm。
[0025]其中，在所述步骤S103中形成的所述盖帽层中还掺杂有锗。
[0026]进一步地，在所述盖帽层中锗的原子百分比为1%?10%。
[0027]可选地，在所述盖帽层中，硼的含量为5E19?2E20。
[0028]本发明实施例二提供一种半导体器件，包括半导体衬底和位于所述半导体衬底上的PM0S，还包括形成于所述半导体衬底位于所述PMOS的栅极两侧的区域内的嵌入式锗硅层以及位于所述嵌入式锗硅层之上的盖帽层，其中所述嵌入式锗硅层与所述盖帽层掺杂有硼。
[0029]可选地，在所述嵌入式锗硅层中，锗的原子百分比为30%?50%。
[0030]进一步地，在所述嵌入式锗硅层中，硼的含量为5E19?3E20。
[0031]其中，所述盖帽层中还掺杂有锗。进一步地，在所述盖帽层(202)中，锗的原子百分比为1%?10%O
[0032]其中，在所述盖帽层中硼的含量为5E19?2E20。
[0033]本发明实施例三提供一种电子装置，其包括如上所述的半导体器件。
[0034]本发明的半导体器件的制造方法，通过形成位于嵌入式锗硅层之上的掺杂有硼的盖帽层，可以提高PMOS的源极和漏极区域的载流子浓度，因此可以省略现有技术中对PMOS的源极和漏极区域进行离子注入和退火工艺处理的步骤，即简化了半导体器件制造的工艺流程。本发明的半导体器件，由于在位于嵌入式锗硅层之上的盖帽层中掺杂有硼，因此可以提高PMOS的性能进而提高整个半导体器件的性能。本发明的电子装置，使用了上述半导体器件，同样具有上述优点。
【附图说明】
[0035]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0036]附图中:
[0037]图1A至图1D为现有技术中的一种半导体器件的制造方法的相关步骤形成的结构的示意性剖视图；
[0038]图2A至图2C为本发明实施例一的半导体器件的制造方法的相关步骤形成的结构的示意性剖视图；
[0039]图3为本发明实施例一的半导体器件的制造方法的一种示意性流程图；
[0040]图4为本发明实施例二的半导体器件的示意性剖视图。
【具体实施方式】
[0041]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0042]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0043]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0044]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0045]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0046]这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
[0047]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0048]实施例一
[0049]下面，参照图2A至图2C和图3来描述本发明实施例提出的半导体器件的制造方法。其中，图2A至图2C为本发明实施例的半导体器件的制造方法的相关步骤形成的结构的示意性剖视图；图3为本发明实施例的半导体器件的制造方法的一种示意性流程图。
[0050]本实施例的半导体器件的制造方法，包括如下步骤:
[0051]步骤Al:在半导体衬底200的位于PMOS的栅极两侧的区域形成用于容置锗硅层的沟槽2001，如图2A所示。
[0052]其中，沟槽2001可以为碗状、Σ型或其他合适的形状。形成沟槽2001的