半导体器件、其制造方法以及其制造装置的制造方法
【技术领域】
[0001]本发明涉及将氧化物半导体应用于沟道的半导体器件、其制造方法以及其制造装置。
【背景技术】
[0002]以往，在平板显示面板的领域中，大多使用IXD元件，但近年来，不仅使用IXD元件，为了实现片显示器(日文:>一卜Λ 7° u ^ )、下一代薄型电视而推进有机EL(Electrouminescence)元件的应用。有机EL元件是自发光型的发光元件，与液晶元件不同，其不需要背光，因此能够实现更薄型的显示器。
[0003]有机EL元件是电流驱动型元件，在应用于有机EL元件的薄膜晶体管(TFT:ThinFilm Transistor)中，需要实现高速的开关动作，但是，现在，由于主要用作沟道的构成材料的非晶硅的电子迀移率并不太高，因此，非晶硅并不适用于有机EL的沟道的构成材料。
[0004]因此，提出一种将能够获得较高的电子迀移率的氧化物半导体应用于沟道的TFT。作为这样的TFT所使用的氧化物半导体，公知有例如由铟(In)、镓(Ga)以及锌(Zn)这三者的氧化物构成的IGZO(例如，参照非专利文献I。)，IGZO即使是非晶状态，也具有较高的电子迀移率(例如，1cm2/(V.s)以上)，因此，当将IGZO等氧化物半导体应用于TFT的沟道时，能够实现高速的开关动作。将IGZO等氧化物半导体应用于TFT的沟道的技术，不仅对于有机EL元件的效果很大，对于LCD元件的效果也很大。
[0005]另外，在TFT中为了可靠地保护沟道而免于受到外界的离子、水分的损害，TFT具有沟道的由例如氮化硅(SiN)膜等构成的保护膜(例如，参照专利文献I。)。另外，在利用等离子体CVD (Chemical Vapor Deposit1n:化学气相沉积)来形成氮化娃膜的情况下，大多是将硅烷(SiH4)用作硅源且将氨(NH3)用作氮源，但在使用等离子体来使硅烷和氨形成氮化硅膜时，氢自由基、氢离子会以氢原子的形式进入到氮化硅膜中，在通常情况下，保护膜含有大量的氢原子。
[0006]保护膜所含有的氢原子会向沟道扩散而使IGZO中的氧原子脱离，从而使IGZO的特性、例如阈值电压(Vth)变化，因此，研宄如下方法:在利用氧化硅(S12)膜覆盖沟道的上下之后，形成沟道的由氮化硅膜构成的保护膜，然后施加热处理而改善IGZO的可靠性。
[0007]专利文献1:日本专利3148183号
[0008]非专利文献I 用于实现轻薄的片显示器的氧化物半导体TFT”，三浦健太郎等著，东芝评论(日文:東芝 > 匕、I 一)Vol.67N0.1(2012)
【发明内容】
[0009]发明要解决的问题
[0010]然而，在因氢原子的残留、进入或其他理由而在氮化硅膜中存在氢原子的半导体器件中，在将IGZO应用于LCD元件、有机EL元件时，难以防止IGZO因氮化硅膜中的氢原子而产生特性变化。
[0011]本发明的目的在于，提供一种能够防止氧化物半导体的特性变化的半导体器件、半导体器件的制造方法、以及半导体器件的制造装置。
_2] 用于解决问题的方案
[0013]为了实现所述目的，本发明提供一种半导体器件的制造方法，该半导体器件由栅电极、半导体膜以及在该半导体膜之上层叠的绝缘膜构成的层叠构造，该半导体膜由氧化物半导体构成，其特征在于，该半导体器件的制造方法包括以下步骤:半导体膜暴露步骤，在该半导体膜暴露步骤中，通过将所述栅电极用作掩模而将所述绝缘膜局部去除，从而使所述半导体膜局部暴露；保护膜形成步骤，在该保护膜形成步骤中，使由卤化硅气体和含氮气体混合而成的、不含有氢的处理气体生成等离子体，至少将所述半导体膜的暴露的部分置于所述等离子体中，且利用由含卤氮化硅膜构成的保护膜来覆盖所述半导体膜的暴露的部分和所述绝缘膜的残留的部分。
[0014]为了实现所述目的，本发明提供一种半导体器件的制造装置，其具有由栅电极、半导体膜以及在该半导体膜之上层叠的绝缘膜构成的层叠构造，该半导体膜由氧化物半导体构成，其特征在于，通过将所述栅电极用作掩模而将所述绝缘膜局部去除，从而利用由含卤氮化硅膜构成的保护膜来覆盖所述半导体膜的暴露的部分和所述绝缘膜的残留的部分，该含卤氮化硅膜是利用自卤化硅气体和含氮气体混合而成的、不含有氢的处理气体生成的等离子体形成的。
[0015]为了实现所述目的，本发明提供一种半导体器件，其具有由栅电极、半导体膜以及在该半导体膜之上层叠的绝缘膜构成的层叠构造，该半导体膜由氧化物半导体构成，其特征在于，所述绝缘膜被局部去除而使所述半导体膜局部暴露，至少所述半导体膜的暴露的部分被保护膜覆盖，覆盖所述半导体膜的暴露的部分中的氟原子的浓度高于所述绝缘膜中的氟原子的浓度。
_6] 发明的效果
[0017]采用本发明，覆盖半导体膜的保护膜由由含卤氮化硅膜构成，该含卤氮化硅膜是使用自卤化硅气体和含氮气体混合而成的、不含有氢的处理气体生成的等离子体形成的，因此，能够抑制保护膜中含有氢原子，并且，能够利用源自卤化硅气体的、向半导体膜中扩散的卤原子来修复半导体膜中的缺陷而使半导体膜的氧化物半导体的特性稳定化。
【附图说明】
[0018]图1是概略地表示作为本发明的第I实施方式的半导体器件的TFT的结构的剖视图。
[0019]图2是概略地表示作为本实施方式的半导体器件的制造装置的等离子体CVD成膜装置的结构的剖视图。
[0020]图3是作为本实施方式的半导体器件的制造方法的TFT的制造方法的工序图。
[0021]图4是作为本实施方式的半导体器件的制造方法的TFT的制造方法的工序图。
[0022]图5是概略地表示作为本实施方式的半导体器件的TFT的变形例的结构的剖视图。
[0023]图6是概略地表示作为本发明的第2实施方式的半导体器件的TFT的结构的剖视图。
[0024]图7是作为本实施方式的半导体器件的制造方法的TFT的制造方法的工序图。
[0025]图8是作为本实施方式的半导体器件的制造方法的TFT的制造方法的工序图。
【具体实施方式】
[0026]以下，一边参照附图一边说明本发明的实施方式。
[0027]首先，说明作为本发明的第I实施方式的半导体器件的底栅型薄膜晶体管(TFT)。
[0028]图1是概略地表示作为本实施方式的半导体器件的TFT的结构的剖视图。此外，在图1中，为了方便，不仅示出了 TFT的结构，还示出了与TFT同时制造的端子部的结构(参照图中右侧)。
[0029]在图1中，在基板11上形成的多个TFTlO包括:栅电极12，其形成在基板11上；栅绝缘膜13，其覆盖栅电极12 ;沟道14 (半导体膜)，其形成在栅绝缘膜13上且由IGZO构成；源极区域15和漏极区域16，该源极区域15和漏极区域16分别形成于沟道14的两旁；沟道保护膜17 (绝缘膜)，其覆盖沟道14 ;钝化(passivat1n)膜18 (保护膜)，其覆盖整个沟道保护膜17、覆盖源极区域15的一部分和漏极区域16的一部分；源极配线19，其形成在源极区域15之上，该源极配线19贯穿钝化膜18而与源极区域15相接触；漏极配线20，其形成在漏极区域16之上，该漏极配线20贯穿钝化膜18而与漏极区域16相接触；有机平坦化膜21，其覆盖源极配线19、漏极配线20 ;以及像素电极22，其覆盖有机平坦化膜21。即，TFTlO具有自下方起依次层叠栅电极12、沟道14以及沟道保护膜17而成的层叠构造。
[0030]钝化膜18由含有氟的氮化硅膜构成并通过使用等离子体的CVD进行成膜，源极区域15和漏极区域16由导电性提升了(金属化)的IGZO构成，沟道14、沟道保护膜17的宽度反映栅电极12的宽度(具体而言，沟道14、沟道保护膜17的宽度在光刻的误差范围内与栅电极12的宽度相同)。
[0031]接下来，说明作为本实施方式的半导体器件的制造装置的等离子体CVD成膜装置。本等离子体CVD成膜装置尤其优选在进行钝化膜18的成膜时使用。
[0032]图2是概略地表示作为本实施方式的半导体器件的制造装置的等离子体CVD成膜装置的结构的剖视图。
[0033]在图2中，等离子体CVD成膜装置23例如包括:腔室24，其为大致框体形状，用于容纳要在其上形成TFTlO的基板11 ;载置台25，其配置于该腔室24的底部且在载置台25的上表面上载置有基板11 ;ICP天线26，其以与腔室24的内部的载置台25相对的方式配置在腔室24的外部；以及窗构件27，其构成腔室24的顶部且设置在载置台25与ICP天线26之间。
[0034]腔室24具有排气装置(未图示)，该排气装置通过对腔室24内抽真空而使腔室24的内部减压。腔室24的窗构件27由电介质构成，该窗构件27将腔室24的内部和外部分隔开。
[0035]窗构件27隔着绝缘构件(未图示)支承于腔室24的侧壁，窗构件27和腔室24并不直接接触，从而没有电导通。另外，窗构件27具有至少能够覆盖被载置于载置台25的基板11的整个表面的大小。此外，窗构件27也可以由多个分割片构成。
[0036]在腔室24的侧壁设有3个气体导入口 28、29、30，气体导入口 28经由气体导入管31与配置在腔室24的外部的卤化硅气体供给部32相连接，气体导入口 29经由气体导入管33与配置在腔室24的外部的含氮气体供给部34相连接，气体导入口 30经由气体导入管35与配置在腔室24的外部的稀有气体供给部36相连接。
[0037]卤化硅气体供给部32经由气体导入口 28向腔室24的内部供给不含有氢原子的卤化硅气体、例如氟化硅(SiF4)气体，含氮气体供给部34经由气体导入口 29向腔室24的