图1的电路106)的一个示例。电路200包括第一二极管(Dl) 204、第二二极管(D2) 202、电阻器(Rl) 206、电容器(Cl) 208和晶体管(Ml) 210。
[0032]第一二极管(Dl) 204和第二二极管(D2) 202用作限压二极管。电阻器(Rl) 206和电容器(Cl) 208用于形成RC网络。晶体管(Ml)210在一方面是横向扩散MOS晶体管(LDMOS)，如本文其它部分描述的。更具体地，将理解的是，包括高压NWELL区的LDMOS晶体管拓扑在低压CMOS工艺中提供高压晶体管。由此提供的箝位是芯片上需要的高压ESD电源轨箝位，以有效地控制芯片上的ESD。
[0033]在图2中所示的电路操作的一个示例中，静电放电通过驱动分流晶体管(Ml)210的Rl-Cl网络进行检测。二极管204和202 (Dl和D2)限制晶体管(Ml) 210的栅极端子和源极端子之间的最大电压。附加的限流电阻器(图2中未示出)可以与二极管(Dl和D2)串联连接。在正常操作(即，没有静电放电)期间，晶体管(Ml) 210截止并且电路(包括Ml)不从Vdd汲取电流。漏极和源极之间以及漏极和栅极之间的击穿电压必须高于HV Vdd (例如，11.5V)。对于给定工艺而言，当这些电压高于标称值(例如，对于0.18um CMOS而言，为1.8V)时，需要真实的高压晶体管，这在之前的CMOS设计软件包中是不可用的。因此，提供了在具有高压NWELL(NW)的标准低压CMOS工艺中的横向扩散MOS晶体管(LDMOS)。
[0034]现在参照图3，描述在具有高压NWELL (NW)区(用作漏极)的标准低压CMOS工艺中的横向扩散MOS晶体管(LDMOS)。例如，该晶体管是图2中的晶体管210 (Ml)。晶体管300 包括栅极 302、NWELL 区 304、PffELL 区 306 和 P-区 308。NWELL 区 304 包括 N+ 区 310。PffELL区306包括N+区312 (用作源极)和P+区314。分隔距离L将NWELL区304与所有相邻的PWELL区(例如306)分开。
[0035]栅极302通常由二氧化硅加上其顶部的导电层构成并且用作晶体管的一个电端子。N+区312和NWELL区304形成NMOS晶体管的源极和漏极。
[0036]HV NWELL区304被轻掺杂有施主原子。PWELL区306被轻掺杂有受主原子。P-区308被非常轻地掺杂有受主原子。HV NWELL区304增加了漏极和基板之间的击穿电压并使得系统能够处理高压。
[0037]N+区310和N+区312被重掺杂有施主原子并用做电接触。P+区314被重掺杂有受主原子并且用作与基板308的连接。
[0038]现在参照图4，描述具有包括高压ESD电源轨箝位的电荷泵滤波器的系统400的示例。系统400包括电荷泵402、高压ESD电源轨箝位404和滤波器406。滤波器406包括第一二极管(Dl)410、第二二极管(D2)412、第三二极管(D3)414、第四二极管(D4)416、第一电容器(Cl) 418、第二电容器(Cout) 420、第一晶体管(Ml) 422和第二晶体管(M2) 424。滤波器406的目的是提供电荷泵噪声的噪声过滤。将理解的是，麦克风(例如，包括隔膜和背板的结构)的MEMS元件也附接到滤波器406的输出，但为了简洁起见，在图4中未示出。
[0039]在一方面，电荷泵402与在2012年8月28日提交的、名称为“High VoltageMultiplier for a Microphone and Method of manufacture，，、发明人为 SvetoslavGueorguiev的美国专利申请13/596，229中描述的电荷泵相同并且根据相同原理构造，所述申请的内容整体上通过引用而结合于此。例如，可以使用该文献中的图4的器件。其它示例也是可以的。
[0040]高压ESD电源轨箝位404执行静电放电功能。可根据图2或图5A或图5B中示出的设计来设计高压ESD电源轨箝位404。而且，将理解的是，图5A或图5B的晶体管可根据图6或图7中所示的方法来构造。
[0041]在图4的操作的一个示例中，当该泵没有加电时，电荷泵402的输出使用人体模型(HBM)可处理约40伏特的静电放电。因此，滤波器的输出可处理大约40V+两个二极管电压降，其接近41伏特。在一方面，所需的高压ESD电源轨箝位的ESD(瞬时的)激活电平可高达近似40V (包括适当余量)。然而，关于高压ESD电源轨箝位404两端的DC电压，其必须耐受接近13伏特(在一个示例中)而不被激活，这是因为该电平是正常工作电平。
[0042]另一方面，为了具有足够的噪声过滤，在整个温度范围上，输出滤波器必须不能装载超过IpA。实际上，对于已知的HV ESD拓扑而言，这是非常高的要求。为了减轻该要求，将高压ESD电源轨箝位404定位在电荷泵402的输出处。
[0043]电荷泵402具有相对低的输出阻抗并且能提供高压ESD电源轨箝位404。然而，在该情况下，从滤波器的输出至高压ESD电源轨箝位404的大ESD电流必须经过晶体管422 (Ml)和424 (M2)。对于良好的噪声过滤而言，这些是最小尺寸器件，并且它们通常不能处理大电流。为了提供高电流路径，相应地，晶体管422 (Ml)和424(M2)通过二极管410 (Dl)、412(D2)和414 (D3)、416 (D4)分流。这些二极管必须足够大(诸如，具有30um的周长)。换句话说，二极管410(D1)、412(D2)和414 (D3)、416 (D4)对晶体管422 (Ml)和424 (M2)提供保护。电容器418 (Cl)和420 (Cout)的功能是与截止器件Ml、M2、Dl、D2、D3和D4形成二阶RC滤波器。
[0044]因此，高压ESD电源轨箝位404可通过层叠的标准低压晶体管实现。在这方面，高压ESD电源轨箝位404的高压操作通过针对用于构造高压ESD电源轨箝位的PMOS晶体管和NMOS晶体管形成高压NWELL/DNWELL区来实现。以这种方式，在标准0.18CM0S工艺中，NWELL/DNWELL到基板的击穿电压从大约1V增加至45V。结果，消除了对昂贵的高压工艺的需求。也提供了足够的ESD保护。
[0045]将理解的是，不同的电荷泵可耐受不同的电压电平。例如，有些仅可耐受大约3伏特(当不向其供电时)，而其它一些能耐受大约40伏特。例如，图1中的电荷泵104可耐受大约3伏特(当不向其供电时)，而图4中的电荷泵402可耐受大约40伏特。本文描述的高压ESD电源轨箝位关于其触发方式也可变化。例如，图1中示出的高压ESD电源轨箝位106可对大约3伏特的电压跳变作出反应。图5A中示出的高压ESD电源轨箝位也可对大约6伏特的电压跳变作出反应。图5B的高压ESD电源轨箝位可对大约16伏特的绝对静电电压电平作出反应。因为图4中的电荷泵能耐受大约40伏特，所以图5A和图5B的方法可用于高压ESD电源轨箝位，并且同时有利地，该泵不受ESD事件的损坏。
[0046]现在参照图5A，高压ESD电源轨箝位包括第一晶体管(Ml) 502、第二晶体管(M2)504、第三晶体管(M3)506、第一电容器(Cl) 508、第二电容器(C2) 510、第三电容器(C3) 512、第一电阻器(Rl) 514、第二电阻器(R2) 516和第三电阻器(R3)518。在一方面并且在图5A中的电路中，为了确保高压ESD电源轨箝位的高压操作，将PMOS晶体管和NMOS晶体管设置在图6或图7中相应地示出的HV NWELL/DNWELL中。
[0047]在一方面，该结构可以处理的最大DC电压是单个晶体管的最大电压乘以层叠晶体管的数量。在当前情况下并且取一个示例，这是大约4.3V乘以3，其等于大约12.9V。厚的栅极氧化物晶体管被用于构造该晶体管。然而，也可使用薄的栅极氧化物晶体管。在后者情况下，必须增加层叠阶段(stacked stages)的数量。
[0048]高压ESD电源轨箝位必须不影响保护电路的正常操作。对于大ESD电流而言，高压ESD电源轨箝位必须仅在向地提供低欧姆路径的ESD事件期间被激活。当保护电路不被加电时，高压ESD电源轨箝位必须也起作用。
[0049]如所示出的，图5A的高压ESD电源轨箝位由三个层叠的相同阶段(stage)构成一一第一阶段(第一电阻器514 (Rl)、第一电容器(Cl) 508、第一晶体管(Ml) 502)、第二阶段(第二电阻器(R2) 516、第二电容器(C2) 510、第二晶体管(M2) 504)和第三阶段(第三电阻器(R3)518、第三电容器(C3)512、第三晶体管(M3) 506)。这些阶段中的每一个阶段都是“栅极耦合NMOS”保护阶段。在正常操作期间，可将12V的DC电压施加到层叠的输入。该电压在三个阶段之间被等分，使得在第一晶体管(Ml)502的漏极处为4V，并且在第二晶体管(M2) 504的漏极处为8V。电容器508(C1)、510(C2)和512(C3)被充电至12/3 = 4V。所有晶体管的Vgs为零并且它们截止。
[0050]在正向静电放电期间，电压在输入节点处急剧上升。由于第一电阻器514(R1)、第二电阻器(R2) 516和第三电阻器(R3) 518，导致电容器508 (C1)、510(C2)和512(C3)两端的电压不能立即变化。结果是在输入节点处的电压变化相等地分布在第一晶体管(Ml) 502、第二晶体管(M2)504和第三晶体管(M3) 506的栅极源极端子之间。如果该电压变化比第一晶体管(Ml) 502、第二晶体管(M2) 504和第三晶体管(M3) 506的阈值电压高3倍，则晶体管导通并且提供从输入向地的低欧姆电流路径。在稍后的时间点处，第一晶体管(Ml)502、第二晶体管(M2) 504和第三晶体管(M3) 506也可在雪崩快回模式下开始操作(见图8)。当保护电路没有加电时，电容器508(C1)、510(C2)和512(C3)两端的电压等于零，且输入节点电压变化再次相等地分布在