可以通过阈值调整注入来控制MOS晶体管的阈值。用离子注入工艺来确保电子系统的电源电压可以对IC芯片中的MOS晶体管进行导通和截止。阈值调整注入是低能量和低电流注入工艺。通常，在栅极氧化物生长之前执行阈值调整注入。对CMOS IC芯片，需要两个阈值调整注入工艺，一个用于P型，一个用于N型。
[0077]在IBG器件中，上文所描述的工艺可以用于生产具有相同物理尺寸但具有不同电阻值的电阻器。相反地，这种工艺也可以用于生产具有不同几何形状但是具有相同电阻值的电阻器。
[0078]图17说明由硅化物电阻器实现的IBG器件的示例。电压源VCC被连接到具有电阻器1701、1702、1703和1704的电路中。可以通过上文所描述的方法来将这些电阻器的电阻值设定为两种不同的电阻值水平，而所有电阻器都具有相同物理几何形状。例如，电阻器1701和1704可以是非硅化物电阻器而电阻1702和1703是硅化物电阻器。在这个示例中，如果Va小于Vb，那么器件的输出为逻辑“ I ”。如果Va大于或等于Vb，那么器件的输出为逻辑 “O”。
[0079]在另一个实施例中，可以用导电油墨形成器件。导电油墨被用于在各种衬底材料上印刷电路。导电油墨包含如粉状或片状银材料的导电材料。
[0080]可以用导电油墨来实现IBG电路，因为可以改变用于印刷电路的油墨的性质以创建具有不同特性的器件。例如，可以用具有一定量导电材料的导电油墨来印刷某些器件。然后，可以用具有更多(或更少)导电材料的导电油墨印刷电路的另一部分。然后该电路能具有外观相似但操作不同，或者外观不同但操作相同的器件。
[0081]对IBG电路进行逆向工程的一种可能的方法，是物理性地测量电路中的器件。这可以通过用探针来测量由电路产生的实际电压来完成。为了挫败这种逆向工程的方法，将这些IBG单元随机分布于整个设计中。这使得为了对设计进行逆向工程而探测大量IBG电路变得更加困难。
[0082]在一个替代实施例中，所用IBG电路的类型是随机分布的。例如，每第三个“与”门是用IBG电路实现的，而每第四个“与非”门用IBG电路实现。随着由IBG电路实现的器件数目增加，对芯片进行逆向工程的难度也增加。此外，随着由IBG实现的逻辑器件类型的数目增加，对芯片进行逆向工程的难度也增加。
[0083]在另一个实施例中，逻辑块中具有逻辑器件。在每个逻辑块内部随机分布IBG。其结果是，每个逻辑块中的不同类型的逻辑器件都包括IBG器件。
[0084]在另一个实施例中，使逻辑块具有逻辑器件。设计者为逻辑块确定临界点并且用IBG来实现该临界点。临界点是逻辑块内的点，有必要知道其功能或输出值以确定该逻辑块的功能。在逻辑块内用IBG实现临界点是有优势的，因为这能够保证IBG在防止逆向工程中起到最大效果。无法确定临界点的值必然会防止逆向工程确定逻辑块的恰当功能。
[0085]例如，如果逻辑块是加法器(ADDER)，在输出端替换数位可以使得其不能确定加法器的功能。这是因为试图对监控逻辑块功能的芯片进行逆向工程的人，可能期望加法器的特定输出。当被替换的数位没有产生预期结果，就无法确定该逻辑块被用作加法器。
[0086]本公开系统和方法的另一个优点在于，可以用标准工具和技术设计芯片。设计芯片的方法在下面段落中进行描述。
[0087]设计者为芯片和芯片内部的逻辑块创建整体设计。用诸如Verilog或VHDL的已知的硬件设计语言来设计该芯片。该设计然后被合成为标准逻辑，该标准逻辑将该设计转换为优化的栅极电平。可以用诸如Talus Design、Encounter RTL Designer、和DesignCompiler的标准合成工具来执行合成。合成使用由供应商提供的标准单元库将逻辑块映射到标准逻辑。接下来，用布局和布线工具创建该设计的物理实施方式。这个步骤涉及创建平面布置图、电源网格、对标准单元进行布局、实现时钟树，以及在各单元和输入/输出引脚之间的布线连接。布局和布线工具的一些示例为Talus Vortex、Encounter DigitalImplementat1n,和IC Compiler。利用该过程，存在多种方式来用IBG器件设计芯片。一种方法是创建并表征一个或多个新的标准单元库，并且在此工程开始的时候使用该一个或多个标准单元库。另一种方法是在布局和布线步骤过程中，自动或手动地放置IBG器件。
[0088]设计芯片的另一种方法是用示意性输入工具为设计者创建该设计。设计者手工创建包括基础逻辑门的电路。设计者可以使用卡诺图(Karnaugh-map)来优化逻辑功能。布局输入工具用于创建该设计的物理实施方式。设计者绘制多边形来表示用硅实现的实际层。利用这种方法，设计者可以将IBG器件放置于任何期望的位置。
[0089]因为上述器件导致难以用传统拆卸技术进行逆向工程的设计，所以有可能实现另外一种方法以对芯片逆向工程。逆向工程的另外一种已知的方法为，为了建立内部器件的操作值，在激活时探测该器件。为了执行这些方法，逆向工程必须去除晶片的一些层以暴露这些器件的输出接触。使得该技术更困难的方法之一是，如上文所述随机放置这些逻辑器件。设计芯片的另一个技术是物理抵抗这些技术。
[0090]图18说明抵抗芯片电子测试的硅晶片层。该晶片具有包括扩散层的基底层1801。氧化层1802位于扩散层1801顶部之上。多晶娃层1803位于氧化层顶部上，且金属层1804位于多晶娃层1803顶部上。信号输出形成于金属层11804中。金属层21805位于金属层11804顶部上。栅极连接形成于金属层2 1805中。采用这种布局，为了探测位于金属层I1804中的信号输出，有必要去除金属层2 1805的一部分。去除金属层2 1805的一部分破坏了器件的栅极连接，从而使该器件失效。因此，试图用逆向工程探测该器件将在逆向工程过程中破坏该器件的功能。
[0091]在上文所描述的多种技术中，用器件的输出电压电平确定器件的操作。但是，也可以使用该器件的任何其它操作特性。例如，可以在IBG中使用器件的上升时间、电流消耗，或者操作温度。此外，可以改变器件的不止一个物理特性。例如，可以控制几何特性和掺杂水平来实现IBG。
[0092]本公开的系统和方法的另外一个优点是，其可以在任何类型的电子器件中实现。例如，可以用上述技术实现只读存储器，并且由IBG电路的物理实施方式来保护该存储器的内容。这使能受保护的存储器件而不需要复杂的加密技术。
[0093]IBG ROM电路可以是掩码存储器技术，其对硬件逆向工程技术具有高抗性。IBGROM电路可以基于N沟道和P沟道器件的位配对，这些N沟道和P沟道器件的掺杂密度差异非常小以至于无法通过光学区分技术确定。IBG ROM增加了用光学逆向工程处理读取存储器的复杂性和读取成本，从而为存储在IBG ROM中的数据创造安全的环境。
[0094]图19示出根据本发明的一个方面的2晶体管(2T) IBG ROM电路1900。该2T IBGROM电路1900包括第一 N沟道晶体管1902，其具有连接至N沟道晶体管1902源极端子的输出节点1904。N沟道晶体管1902被选择为具有以下器件几何形状和器件特性，包括掺杂特性:适于当N沟道晶体管1902连接至P沟道器件时，以指示二进制I的预定电压电平或指示二进制O的预定电压电平偏置该输出节点1904，在下面更详细地描述。二进制I和二进制O之间掺杂特性差异非常小以至无法通过光学技术检测到。第一 N沟道晶体管1902的栅极端子是浮置栅极，因此未连接到输入信号。第一 N沟道晶体管1902的漏极端子连接至地。2T IBGROM电路1900包括第二 N沟道晶体管1906，其连接在输出节点1904和数据总线1908之间。字线1910连接至N沟道晶体管1906的栅极。该N沟道晶体管1906作为传输晶体管操作，并且由字线1910来导通。当传输晶体管1906被字线1910导通时，该传输晶体管将输出节点1904预定电压电平传输至数据总线1908。
[0095]公共P沟道电路1910也连接至数据总线，并且当传输晶体管1906被导通时，提供泄漏电流以对第一 N沟道晶体管1902的浮置栅极进行充电。公共P沟道电路1910包括P沟道晶体管1912，以及串联连接的虚拟(dummy)P和N晶体管对1914。P沟道晶体管1912的栅极和虚拟P晶体管的栅极相连，产生当传输晶体管1906被导通时第一 N沟道晶体管1902正确操作所需要的泄漏廓线。只有当传输晶体管1906被导通并且因此将公共P沟道电路1910连接至晶体管1902从而为N沟道晶体管1902的操作提供泄漏电流时，预定电压电平才出现在输出节点1904。
[0096]图20示出根据本发明的2T IBG ROM 2000的2x2阵列。该2x2 IBG ROM包括4个N沟道晶体管2002、2004、2006和2008，以及与它们相关联的传输晶体管2012、2014、2016和2018。这4个N沟道晶体管2002,2004,2006和2008具有输出节点2003,2005,2007和2009。这些N沟道晶体管2002、2004、2006和2008被选择成具有以下器件几何形状和器件特性，包括掺杂特性:适于当N沟道晶体管2002、2004、2006和2008连接至P沟道器件时，以表示二进制I的预定电压电平或者表示二进制O的预定电压电平偏置输出节点2003、2005、2007和2009，在下面更详细地描述。二进制I和二进制O之间掺杂特性的差异非常小以至无法通过光学技术检测。晶体管2002和2004 二者都是第一字的一部分，并且它们的传输晶体管2012和2014是由第一字线2020导通的。晶体管2006和2008 二者都是第二字的一部分，并且它们的传输晶体管2016和2018是由第二字线2022导通的。传输晶体管2012和2016的输出被连