接至第一数据总线2030，而传输晶体管2014和2018的输出被连接至第二数据总线2032。当字线2020被断言时，传输晶体管2012和2014被导通，并且传输晶体管2012和2014将输出节点2003和2005的预定电压电平传输至数据总线2030和2032。当字线2022被断言时，传输晶体管2016和2018被导通，并且传输晶体管2016和2018将输出节点2007和2008的预定电压电平传输至数据总线2030和2032。
[0097]第一公共P沟道电路2040被连接至第一数据总线2030并且操作为用于晶体管2002和2006的公共P沟道，而第二公共P沟道电路2042被连接至第二数据总线2032并且操作为用于晶体管2014和2018的公共P沟道。只有当传输晶体管2012和2014被导通，并且因此将公共P沟道电路2040连接至晶体管2002和2004从而为N沟道晶体管2002和2004的操作提供泄漏电流时，预定电压电平才出现在输出节点2003和2005。类似地，只有当传输晶体管2016和2018被导通且因此将公共P沟道电路2042连接至晶体管2006和2008从而为N沟道晶体管2006和2008的操作提供泄漏电流时，预定电压电平才出现在输出节点2007和2009。
[0098]图21示出根据本发明的2T架构ROM系统的功能方框图2100。地址解码单元2102接收从外部系统读取的地址，并且对这些地址进行解码来选择字线，该字线对应于从IBG N沟道器件阵列2104中读取的数据的字。公共P沟道器件2106被连接到每个数据线输出2104。读取放大器2108放大输出数据的字，从而将数据的字从由阵列2104输出的电压电平转换为对应于逻辑电路中的逻辑“I”和逻辑“O”的电压电平。该读取放大器将放大后的数据传输到数据总线2110上。
[0099]图22示出根据本发明的2T IBG ROM电路2200的替代实施例。与图20中所示2TIBG ROM电路2000相反，N沟道IBG晶体管2002和2004的栅极和N沟道IBG晶体管2006和2008的栅极以位对的形式相连接。与2T IBG ROM电路2000相比，连接这些N沟道栅极增加了晶体管2002、2004、2006和2008的栅极电容和泄漏电流。这允许更小几何形状的IBG单元具有更小的几何形状从而正确操作并更快稳定。
[0100]图23示出根据本发明的一个方面的3个晶体管(3T) IBG ROM位对电路2300。该3T IBG ROM电路2300包括具有P沟道晶体管2302的第一晶体管对，其中P沟道晶体管2302通过输出节点2306与N沟道晶体管2304串联连接。第二晶体管对具有通过输出节点2312与N沟道晶体管2310串联连接的P沟道晶体管2308。晶体管2302的栅极连接至晶体管2308的栅极，允许这些器件共享泄漏电流。类似地，晶体管2304的栅极被连接到晶体管2310的栅极，允许这些器件也共享泄漏电流。晶体管2302和2304被选择为具有以下器件几何形状和器件特性，包括掺杂特性:适于以表示二进制I的预定电压电平或表示二进制O的预定电压电平偏置输出节点2306。二进制I和二进制O之间掺杂特性的差异非常小以至无法被光学技术检测到。
[0101]N沟道晶体管2314连接在输出节点2306和数据总线2316之间。N沟道晶体管2318连接在输出节点2312和数据总线2320之间。字线2322被连接至N沟道晶体管2314的栅极，N沟道晶体管2314操作为传输晶体管并被字线2322导通。字线2322也被连接至N沟道晶体管2318的栅极，N沟道晶体管2318操作为传输晶体管并被字线2322导通。当字线2322被断言时，传输晶体管2314和2318将输出节点2306和2312的预定电压电平传输至数据总线2316和2320。
[0102]图24示出根据本发明的3T架构ROM系统的功能方框图2400。地址解码单元2402接收从外部系统读取的地址，并对这些地址进行解码从而选择字线，该字线对应于从IBG P和N沟道器件阵列2404中读取的数据的字。读取放大器2408放大输出的数据的字，从而将数据的字由从阵列2104输出的电压电平转换为对应于逻辑电路中逻辑“I”和逻辑“O”的电压电平。读取放大器将放大后的数据传输到数据总线2410上。
[0103]在本发明的另一个方面中，安全防护物(security shield)可以与IBG ROM电路阵列一起使用。IBG ROM电路阵列可以包括顶部金属迹线或跑线，其在阵列的表面上以迂回的方式布线，以为包括该阵列的器件提供地(GND)连接。例如，安全防护物可以被放置在图18中的第二金属层1805上。任何对该阵列进行逆向操作的企图都需要切开该安全防护物，这将导致IBG ROM电路失效，并且使得操作过程中的所有电路测量都被复杂化。被修复之后，切口将显示增加的直流电阻，并且因此限制能够成功完成的修复的数量。
[0104]本发明的许多特征和优点是从【具体实施方式】中显而易见的。因此，所附权利要求旨在覆盖落入本发明真正精神和范围之内的、本发明的所有这样的特征和优点。
[0105]此外，由于对本领域技术人员来讲很容易进行大量修改和变化，因此不希望将本发明限制在所说明和所描述的精确的构造和操作之内。相应地，所有适当的修改和等效物可以包括在本发明的范围之内。
[0106]尽管已通过引用具体实施例来说明本发明，但是对本领域技术人员显而易见地，可以进行明显落在本发明范围之内的各种变化和修改。本发明意欲在所附权利要求的精神和范围内受到广泛的保护。
【主权项】
1.一种ROM电路，包括: 第一 N沟道晶体管，所述第一 N沟道晶体管具有输出，并且具有下述器件几何形状和器件特性，所述器件几何形状和器件特性适于当P沟道电路连接至所述第一 N沟道晶体管时以预定电平偏置所述输出； 传输晶体管，所述传输晶体管连接在所述输出和数据总线之间，所述传输晶体管连接至字线，所述字线适于当所述字线被断言时导通所述传输晶体管；以及 所述P沟道电路，所述P沟道电路连接至所述数据总线，并且适于当传输晶体管被导通时提供泄漏电流以充电所述第一 N沟道晶体管中的栅极。2.根据权利要求1所述的ROM电路，其中，所述第一N沟道晶体管的栅极是浮置栅极。3.根据权利要求1所述的ROM电路，其中，所述第一N沟道晶体管的栅极连接至第二 N沟道晶体管的栅极。4.根据权利要求3所述的ROM电路，其中，所述第二N沟道晶体管包括第二输出，并且具有下述器件几何形状和器件特性，所述器件几何形状和器件特性适于当所述P沟道电路连接至所述第二N沟道晶体管时以预定电平偏置所述第二输出。5.根据权利要求1所述的ROM电路，进一步包括连接至所述数据总线的读取放大器。6.根据权利要求1所述的ROM电路，其中，所述P沟道电路包括 第一P沟道晶体管；以及 串联连接的第二 P沟道晶体管和N晶体管对，所述第一 P沟道晶体管的栅极连接至所述第二 P沟道晶体管的栅极。7.根据权利要求6所述的ROM电路，进一步包括设置在所述ROM电路的表面上的安全防护物。8.根据权利要求7所述的ROM电路，其中，所述安全防护物包括在所述ROM电路的表面的一部分上延伸的金属迹线，所述金属迹线将所述ROM电路的所述晶体管连接至地。9.一种ROM电路，包括: 第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管在第一输出节点处串联连接；以及 第三晶体管和第四晶体管，所述第三晶体管和所述第四晶体管在第二输出节点处串联连接，所述第一晶体管的栅极连接至所述第三晶体管的栅极，所述第二晶体管的栅极连接至所述第四晶体管的栅极， 第一传输晶体管，所述第一传输晶体管连接在所述第一输出节点和第一数据总线之间，所述传输晶体管连接至第一字线，所述第一字线适于当所述第一字线被断言时导通所述第一传输晶体管； 第二传输晶体管，所述第二传输晶体管连接在所述第二输出节点和第二数据总线之间，所述第二传输晶体管连接至第二字线，所述第二字线适于当所述第二字线被断言时导通所述第二传输晶体管， 其中，所述第一、第二、第三和第四晶体管具有适于以预定电平偏置所述第一和第二输出节点的器件几何形状和器件特性。10.根据权利要求9所述的ROM电路，其中，所述第一晶体管和所述第三晶体管是P沟道晶体管，并且所述第二晶体管和所述第四晶体管是N沟道晶体管。11.根据权利要求9所述的ROM电路，进一步包括: 第一读取放大器，所述第一读取放大器连接至所述第一数据总线；以及 第二读取放大器，所述第二读取放大器连接至所述第二数据总线。12.根据权利要求9所述的ROM电路，进一步包括设置在所述ROM电路的表面上的安全防护物。13.根据权利要求12所述的ROM电路，其中，所述安全防护物包括在所述ROM电路的表面的一部分上延伸的金属迹线，所述金属迹线将所述ROM电路的所述晶体管连接至地。
【专利摘要】ROM电路包括：第一N沟道晶体管，其具有输出以及适于当P沟道电路连接到第一N沟道晶体管时以预定电平对输出进行偏置的器件几何形状和器件特性；传输晶体管，其连接在输出端和数据总线之间，该传输晶体管连接到字线，该字线适于当字线被断言时导通传输晶体管；以及P沟道电路，其连接到数据总线并且适于当传输晶体管被导通时提供泄漏电流从而为第一N沟道晶体管的栅极充电。
【IPC分类】H01L27/112
【公开号】CN104969349
【申请号】CN201480004515
【发明人】威廉·埃利·撒克, 罗伯特·弗朗西斯·滕采尔, 迈克尔·克林顿·霍克
【申请人】安全硅层公司
【公开日】2015年10月7日
【申请日】2014年1月7日
【公告号】CA2897486A1, EP2943981A1, US20140198554, WO2014110010A1