具在材料层的沟槽中的接触结构和栅极结构的半导体装置的制造方法
【技术领域】
[0001]本发明一般是关于集成电路的制造，更详而言之，是有关于利用具有多个沟槽形成于其中的材料层来形成半导体装置的方法及其所得到的半导体装置。
【背景技术】
[0002]在现代集成电路中，像是微处理器、储存装置等等，提供相当大数量的电路元件，特别是晶体管，并且在一受限的晶片面积上运作。在利用金属氧化物半导体(MOS)技术制造的集成电路中，所提供的场效晶体管(FETs)(包括NMOS和PMOS晶体管)通常是用于切换模式。即是说，这些晶体管装置存在一高导通状态(“开”状态)与一高阻抗状态(“关”状态)。场效晶体管可采用各种形式与配置。例如，除了这些配置之外，场效晶体管可以是所谓的平面场效晶体管装置或三维(3D)装置，像是鳍式场效晶体管装置。
[0003]场效晶体管(FET)，无论是否考虑NMOS晶体管或PMOS晶体管，还是无论它是平面或者是三维鳍式场效晶体管，通常包括掺杂源极/漏极区，其形成于被通道区分开的半导体衬底中。栅极绝缘层位在该通道区上方而导电栅极电极位在该栅极绝缘层上方。该栅极绝缘层和该栅极电极有时可称作该装置的栅极结构。借由施加适当电压至该栅极电极，该通道区变成导通且允许电流从该源极区流通到该漏极区。在平面场效晶体管装置中，该栅极结构形成于该衬底的实质平坦的上表面上方。在一些例子中，于在该平面场效晶体管装置的该源极/漏极区中形成的凹穴内进行一或多道磊晶生长制程以形成磊晶半导体材料。在一些例子中，该磊晶材料可在平面场效晶体管装置的该源极/漏极区中形成而不在衬底中形成任何凹穴。对于这类平面场效晶体管装置的栅极结构可用所谓的“前栅极”或“替代栅极”(后栅极)制造技术来制造。
[0004]为改善场效晶体管的运作速度，以及增加场效晶体管在集成电路装置上的密度，这些年来装置设计者已大幅缩小场效晶体管的物理尺寸。更具体来说，场效晶体管的通道长度已经显著地减少，促使增进了场效晶体管的切换速度。然而，减少场效晶体管的通道长度也减少了该源极区与该漏极区之间的距离。在一些例子中，缩小该源极与该漏极之间的间隔使得它受到该漏极电位的不利影响而难以有效地抑制该源极区与该通道的电位。有时这被称为所谓的短通道效应，其中，该场效晶体管的特征是退化成为主动开关。
[0005]相较于具有平面结构的场效晶体管，所谓的鳍式场效晶体管具有三维(3D)结构。为在相当高水平的程度下方便说明鳍式场效晶体管的一些基本特征，将参照图1A，其是现有技术中的一示例性的鳍式场效晶体管半导体装置“A”，形成在半导体衬底B上方。在这个例子中，鳍式场效晶体管装置A包括三个示例性的鳍部C、栅极结构D、侧壁间隔层E和栅极帽F。栅极结构D通常包括绝缘材料层(未示出)，例如高k值绝缘材料层或二氧化硅，以及一或多个导电材料层(例如，金属及/或多晶硅)，作为装置A的栅极电极。鳍部C具有三维结构:高度H、宽度W、以及轴向长度L。当装置A为可运作时，轴向长度L对应装置A电流行进的方向。鳍部C被栅极结构D覆盖的部分是鳍式场效晶体管装置A的通道区。在传统的制造流程中，鳍部C位在间隔层E外侧，即在装置A的源极/漏极区中，可借由进行一或多道磊晶生长制程而被放大尺寸，甚至结合在一起(未于图1A中示出的情况)。对装置A的该源极/漏极区中的鳍部C进行放大尺寸或结合的制程以降低源极/漏极区的阻抗及/或使它易于建立电接触至该源极/漏极区。即使没有进行磊晶“合并”制程，通常也将在鳍部C上进行磊晶生长制程以增加其物理尺寸。在鳍式场效晶体管装置A中，栅极结构D可包围鳍部C全部或部分的侧边或上表面以形成三栅极结构，以便使用具有三维结构而非平面结构的通道。在一些例子中，绝缘帽层(未示出)，例如氮化硅，位在鳍部C的顶部且该鳍式场效晶体管装置仅具有双栅极结构(仅侧边)。这类鳍式场效晶体管装置的栅极结构D可用所谓的“前栅极”或“替代栅极”(后栅极)制造技术来制造。
[0006]不像平面场效晶体管，在鳍式场效晶体管装置中，通道是垂直于该半导体衬底的表面形成，以致减少该半导体装置的物理尺寸。而且，在鳍式场效晶体管中，在该装置的漏极区的接面电容大幅减少，其意在显著降低短通道效应。当用一适当电压施加在鳍式场效晶体管装置的该栅极电极时，鳍部C的表面(以及靠近该表面的内部)，即该鳍部的垂直定位的侧壁和顶部上表面，形成有助于电流导通的表面反转层或体积反转层。在鳍式场效晶体管装置中，该“通道宽度”预估约为2倍的垂直鳍部高度乘上该鳍部的顶部表面的宽度，即该鳍部宽度(对于三栅极装置而言)。多个鳍部可在如平面晶体管装置一样的占用面积下形成。因此，对于给定的区域空间(或占用面积)，鳍式场效晶体管相较于平面晶体管装置更能够显著地产生较高的驱动电流密度。此外，鳍式场效晶体管装置被切换成“关”状态时的漏电流相对于平面场效晶体管会明显减少，由于在鳍式场效晶体管装置上的“鳍部”通道具有较佳的栅极静电控制。总之，鳍式场效晶体管装置的三维结构相较于平面场效晶体管是较佳的MOSFET结构，特别是在20纳米及以下的CMOS技术节点。
[0007]当装置尺寸持续缩小，鳍式场效晶体管装置的鳍部的物理尺寸也可以缩小。其结果是，该鳍部在半导体的处理世界中是非常小的结构。再者，由于现有技术中的鳍式场效晶体管装置的制造方式，该鳍部受到多道的清洗和蚀刻制程而不良地移除该鳍部结构在该装置的源极/漏极区中的部分，尽管尽最大努力使用选择性蚀刻/清洗化学物。传统上，该鳍部是所形成的鳍式场效晶体管装置的第一部件。它们借由通过图案化的蚀刻掩膜来进行蚀刻制程以定义衬底中的该鳍部。之后，栅极结构(不论是最终栅极结构或牺牲栅极结构)在该鳍部的通道区上方形成，借由进行一或多道的反应性离子蚀刻制程以图案化该栅极材料和栅极帽层。此后，侧壁间隔层相邻于该栅极结构形成，其借由沉积间隔材料层和进行另一道反应性离子蚀刻制程以移除该间隔材料层的所希望部分，留下形成于相邻该栅极结构的侧壁间隔层。之后在制程运作中，在该源极/漏极区中的该鳍部上形成磊晶半导体材料之前，磊晶预清洗制程将在该装置的该源极/漏极区中的该鳍部上进行。从上述的简要说明，该源极/漏极区的该鳍部受到至少两道反应性离子蚀刻制程(栅极图案化和间隔层形成)，以及该磊晶预清洗制程，其皆会不良地移除鳍部材料。
[0008]在一些例子中，损坏该装置的该源极/漏极区中的该鳍部结构可以不是明显重要的事，即是说，其中可能会有明显的磊晶材料生长于该源极/漏极区中的应用。然而，即使在这些情况下，若在该装置的该源极/漏极区中有过多的磊晶材料生长，可能会有问题发生，例如，磊晶对磊晶的短路发生在相邻装置之间或在单一装置上的该栅极结构的端部周围。
[0009]可能引起关注的另一个领域是关于形成所谓的自对准接点。一般制造流程用于形成这类接点时涉及到于二氧化硅层中形成开口，其被认为是停在氮化硅栅极帽层和氮化硅侧壁间隔层(形成用来保护该栅极材料)上。不幸地，在该接触开口蚀刻的制程期间有消耗太多该栅极帽层及/或该侧壁间隔层的风险，可能导致该栅极材料曝光。当该接触点是形成在该接触开口内时，由于失去该帽和/或间隔材料，会有机会创造出接触点到栅极的电性短路。
[0010]图1B是一示例性晶体管装置(可能是平面或鳍式场效晶体管装置)的简易平面图。如图所示，该晶体管由源极和漏极区组成，它们形成在由绝缘材料，通常是二氧化硅，所包围的主动区中。该装置的该栅极结构(“栅极”)在该主动区上方形成并且一或多个侧壁间隔层使用各种已知的制程技术相邻于该栅极结构形成。通常该间隔层是借由、沉积间隔材料层，例如氮化硅来形成，且在那之后进行非等向性蚀刻制程。注意该间隔层时是围绕着该栅极结构的整个周围来形成，而该间隔层是有意地在该栅极结构周边外围的所有位置形成一实质均匀的厚度。
[0011]本发明是涉及利用具有多个沟槽形成于其中的材料层来形成半导体装置的各种方法以及所得到的半导体装置，其可避免或至少降低上述提及的一个或多个问题的影响。
【发明内容】
[0012]下面给出本发明的简要概述以提供对于本发明的一些方面的基本理解。该概述并非本发明的详尽浏览。它并非意在标识本发明的关键或重要元件或是描述本发明的范围。其唯一目的是以简化形式来呈现一些概念作为开端，以对后续讨论做更详尽描述。
[0013]一般来说，本发明是涉及利用具有多个沟槽形成于其中的材料层来形成半导体装置的各种方法及所得到的半导体装置。本发明的一示例性方法包括，除其他之外，在半导体衬底的至少一个完整的主动区上方形成材料层，在该主动区上方的材料层中形成多个侧向间隔开的源极/漏极沟槽，进行至少一道制程运作通过该间隔开的源极/漏极沟槽以形成该装置的掺杂源极/漏极区，在形成该装置的该掺杂源极/漏极区之后，形成栅极沟槽，其至少部分于该材料层中的该侧向间隔开的源极/漏极沟槽之间的该材料层中，其中，部分的该材料层依然位在该源极/漏极沟槽与该栅极沟槽之间，在该栅极沟槽内形成栅极结构，以及在位于该栅极沟槽内的该栅极结构的上方形成栅极帽层。
[0014]本发明的另一示例性的方法包括，除其他之外，在半导体衬底的至少一个完整的主动区上方形成材料层，在该主动区上方的材料层中形成多个侧向间隔开的源极/漏极沟槽，进行至少一道制程运作通过该间隔开的源极/漏极沟槽以形成该装置的掺杂源极/漏极区，在形成该装置的该掺杂源极/漏极区之后，形成栅极沟槽，其至少部分于该材料层中的该间隔开的源极/漏极沟槽之间的该材料