垂直堆叠的图像传感器的制造方法
【专利说明】垂直堆叠的图像传感器
[0001]相关申请的交叉引用
[0002]本专利合作条约专利申请要求于2013年I月31日提交的并且名称为“Vertically Stacked Image Sensor”的美国非临时专利申请13/756，459的优先权，该专利申请的内容全文以引用方式并入本文。
技术领域
[0003]本发明整体涉及电子设备，并且更具体地涉及电子设备的图像传感器。
【背景技术】
[0004]相机和其他图像记录设备通常使用一个或多个图像传感器，诸如电荷耦合器件(CXD)传感器或互补金属-氧化物-半导体(CMOS)图像传感器。典型的CMOS图像传感器可包括二维像素阵列，其中每个像素可包括诸如光电二极管的光检测器以及激活每个像素的一个或多个晶体管。可在卷帘式快门配置或全局式快门配置中实现图像传感器。
[0005]在卷帘式快门中，图像传感器内的每个像素逐行捕获光，然后逐行向处理器读出所捕获的光。在这种配置中，在第一像素行从场景捕获光时以及在最后像素行从场景捕获光时之间可能有时间延迟。因此，如果在第一像素行和最后像素行之间在场景中存在移动，则移动可能被捕获为模糊的线或其他运动伪影。在全局式快门中，每个像素都在同一时间捕获光(即，具有相同的积分周期)，然后像素将光传输到存储部件，直到可由处理器读出像素。在全局式快门配置中，捕获并在图像中再现的运动比卷帘式快门更好，因为每个像素恰好在同一时间捕获光。然而，在这种配置中，图像传感器通常必须包括用于每个像素的存储空间，这可能需要减小分辨率或增加图像传感器的尺寸。
[0006]例如，图像传感器的分辨率通常取决于像素的数量，像素数量越高，图像传感器的分辨率就越高。然而，随着分辨率增大，图像传感器裸片的尺寸通常也增大。对于全局式快门配置的图像传感器而言，尤其存在尺寸增大现象，其中每个像素包括光捕获元件(例如光电二极管)和存储部件。因此，结合了全局式快门实施的图像快门通常比相同尺寸的卷帘式快门图像传感器具有更低的分辨率。
[0007]此外，很多图像传感器可能会牺牲分辨率的提升而具有更小的尺寸。例如，很多便携式电子设备诸如手机、平板电脑等可能包括相机，但相机的图像传感器可能被设计成尽可能小。因此，便携式设备的很多相机可能具有分辨率降低的图像传感器，使得它们可尽可能小。
【发明内容】
[0008]本公开的实例可以是一种电子设备的图像传感器。该图像传感器包括在光电二极管芯片和晶体管阵列芯片之间分裂的像素阵列。光电二极管芯片包括用于接收光的至少一个光电二极管或光门在一些实施例中，传输门从光电二极管芯片的顶表面垂直延伸。图像传感器进一步包括与光电二极管芯片进行通信的晶体管阵列芯片。晶体管阵列芯片包括与至少一个光电二极管进行通信的浮置扩散节点、与至少一个光电二极管进行通信的复位门、与浮置扩散节点进行通信的源极跟随器门，以及与源极跟随器门和浮置扩散节点进行通信的行选择门。图像传感器进一步包括可操作地连接到晶体管阵列芯片并与其进行通信的逻辑芯片。传输门从至少一个光电二极管向晶体管阵列芯片传送数据，并且逻辑芯片选择性地激活垂直传输门、复位门、源极跟随器门和行选择门。
[0009]本公开的其他实例可以是移动电子设备。该移动电子设备包括处理器、与处理器进行通信的显示屏、与处理器和显示屏进行通信的存储器部件，以及与处理器进行通信的至少一个相机。至少一个相机包括镜头以及与镜头进行光通信的至少一个图像传感器，图像传感器包括三芯片垂直叠层，该三芯片垂直叠层包括控制电路芯片、光电二极管芯片和逻辑芯片。
[0010]本公开的其他实例包括图像传感器，该图像传感器包括垂直传输门和/或水平传输门。在这些实施例中，图像传感器可包括一个或多个共享像素，对于像素架构内的一个或多个门具有不同掺杂并且在整个积分过程中电荷传输有变化。
【附图说明】
[0011]图1A是包括一个或多个相的电子设备的前透视图。
[0012]图1B是图1A的电子设备的后透视图。
[0013]图2是图1A的电子设备的简化框图。
[0014]图3是沿图1A中的线3-3截取的图1A的电子设备的横截面视图。
[0015]图4A是针对电子设备的相机的图像传感器架构的简化图。
[0016]图4B是示出了单个像素的图4A的像素架构的放大视图。
[0017]图5是图4A的像素的简化示意图。
[0018]图6是示出了垂直传输门的图5的像素的示意图。
[0019]图7是示出了在光电二极管芯片和晶体管阵列芯片之间延伸的垂直传输门的图6的示意图的框图。
[0020]图8是示出了包括光电二极管芯片、晶体管阵列芯片和逻辑芯片的芯片叠层的图像传感器的简化框图。
[0021]图9A是示出了图像传感器，尤其是光电二极管芯片和晶体管阵列芯片之间的传输门的简化结构的框图。
[0022]图9B是示出了具有四个像素的像素单元的简化结构的框图，该框图示出了光电二极管芯片和晶体管阵列芯片之间的传输门。
[0023]图10是沿图9A中的线10-10截取的传输门的横截面视图。
[0024]图11是包括光电二极管芯片上的存储门的光电二极管芯片和晶体管阵列芯片上的像素的简化图。
[0025]图12A是具有共享控制电路的像素单元的简化示意图。
[0026]图12B是包括图12A的共享架构的图像传感器的简化横截面。
[0027]图12C是用于包括共享浮置扩散节点的四个像素的单色模式图像传感器的像素共享架构的简化示意图。
[0028]图12D是用于实现全局式快门单色模式图像传感器的像素共享架构的简化示意图。
[0029]图12E是示出了操作双模式图像传感器的方法的流程图。
[0030]图13是包括多个控制通路的共享像素架构的另一实例的简化示意图。
[0031]图14是具有共享架构的图像传感器的简化示意图，该共享架构包括具有可调节转化增益的浮置扩散节点。
[0032]图15A是具有共享控制电路和全局式快门配置的像素单元的简化示意图。
[0033]图15B是全局式快门共享架构配置的简化示意图。
[0034]图15C示出了包括用于每个像素的存储节点和可调节转化增益的共享像素架构的另一个实例。
[0035]图16A是包括有效全局式快门配置的四像素单元的简化示意图。
[0036]图16B是针对图16A的示意图的时序图。
[0037]图17A是包括二像素混合配置的图像传感器的简化示意图。
[0038]图17B是四像素混合配置和象限像素混合配置的简化示意图。
[0039]图18是示出了包括三芯片叠层阵列的图像传感器的简化图。
[0040]图19A是示出了初始被连接在一起之后的晶体管阵列芯片和光电二极管芯片的简化框图。
[0041]图19B是晶体管阵列芯片减薄之后的晶体管阵列芯片和光电二极管芯片的简化框图。
[0042]图19C是可操作地连接到逻辑芯片的晶体管阵列芯片和光电二极管芯片的简化框图。
[0043]图19D是光电二极管芯片被减薄之后可操作地连接在一起的晶体管阵列芯片、逻辑芯片和光电二极管芯片的简化框图。
[0044]图20是示出了用于图像传感器的制造过程的第一实例的流程图。
[0045]图21A是示出了可操作地连接在一起之后的晶体管阵列芯片和逻辑芯片的简化框图。
[0046]图21B是示出了可操作地连接在一起的逻辑芯片和晶体管阵列芯片以及晶体管阵列芯片被减薄的简化框图。
[0047]图21C是示出了可操作地连接到光电二极管芯片的逻辑芯片和晶体管阵列芯片的简化框图。
[0048]图21D是示出了可操作地连接在一起的逻辑芯片、晶体管阵列芯片和光电二极管芯片以及光电二极管芯片被减薄的简化框图。
[0049]图21E是包括光电二极管芯片、晶体管阵列芯片和逻辑芯片的图像传感器叠层的简化框图。
[0050]图22是示出了用于图像传感器的制造过程的第二实例的流程图。
[0051]图23A是示出了包括四芯片叠层的图像传感器的简化框图。
[0052]图23B是示出了包括四芯片叠层的图像传感器的另一实例的简化框图。
[0053]图24A是包括用于芯片间连接的进行不同掺杂触点的像素电路的简化示意图。
[0054]图24B是示出了第一肖特基触点和第二肖特基触点和环形门结构的图24A的光电二极管芯片和晶体管阵列芯片的简化横截面图。
[0055]图24C是图24B的光电二极管芯片的顶视图。
[0056]图25A是包括用于芯片间触点的浅掺杂区域的像素电路的简化示意图。
[0057]图25B是示出了用于图25A的电路的掺杂方案的简化框图。
[0058]图25B是示出了用于图25A的电路的掺杂方案的简化框图。
[0059]图26A是包括定位于晶体管阵列芯片上的存储节点的像素电路的简化示意图。
[0060]图26B是示出了与包括光屏蔽的晶体管阵列芯片堆叠的光电二极管芯片的图示。
[0061]图26C是示出了与包括多个光屏蔽层的晶体管阵列芯片堆叠的光电二极管芯片的图示。
[0062]图27示出了用于具有动态可调节全阱容量的图像传感器的像素的示例性示意图。
[0063]图28是示出了用于为图像传感器的一个或多个光电二极管调节全阱容量的方法的流程图。
【具体实施方式】
[0064]
[0065]本公开可采取相机和其他电子设备的图像传感器的形式。本公开的很多实施例包括一种具有传输门的图像传感器，以在图像传感器中的光电二极管和用于那些光电二极管的读出电路之间进行通信。在一些实施例中，传输门可以是垂直取向的(如下文更详细所述的)，并且在其他实施例中，传输门可以是水平取向的。可基于要实施的期望实施例以及图像传感器期望的尺寸、形状和功能来选择传输门的取向。
[0066]在一些实施例中，图像传感器可包括像素阵列，该像素阵列具有堆叠在一起并利用垂直门结构互连的两个或更多个芯片。换句话讲，可将像素阵列分成两个芯片，例如，一个芯片具有光电二极管，另一个芯片具有读出电路和晶体管阵列。例如，第一芯片可首先包括光电二极管，第二芯片可垂直堆叠于第一芯片上，可包括晶体管阵列。垂直传输门可将两个芯片可通信地耦接在一起。通过包括独立芯片上的晶体管阵列，可使光电二极管曝光区域最大化，因为第一芯片可能无需包括用于晶体管阵列的空间。可以将这一节省空间用于附加像素或增大用于每个光电二极管的阱尺寸。
[0067]在一些实施例中，图像传感器还可包括堆叠于晶体管阵列芯片顶部的第三芯片诸如逻辑芯片。晶体管阵列芯片、光电二极管芯片和逻辑芯片可以通过一个或多个垂直传输门、金属与金属(或其他导电材料)触点和/或硅通孔进行通信。在一些情况下，两个芯片诸如晶体管阵列芯片和逻辑芯片可通过一个通信连接(例如，硅通孔)进行通信，并且第三芯片(例如，光电二极管芯片)可通过另一个连接(例如，垂直传输门)与另外两个芯片中的一个芯片进行通信。此外，在一些实施例中，图像传感器可包括堆叠于逻辑芯片上的第四芯片。例如，图像传感器可包括堆叠于逻辑芯片上的存储器芯片。
[0068]在其他实施例中，光电二极管芯片和晶体管阵列芯片可通过环形门结构进行通信。环形门结构可形成于光电二极管芯片上，并且芯片间连接(诸如导线)可垂直延伸以与晶体管阵列芯片连接。在该实例中，光电二极管芯片和晶体管阵列芯片可各自包括通过芯片间连接而连接在一起的一个或多个肖特基触点。每个肖特基触点都可形成三阱结构以减小漏电流。例如，每个触点都可被掺杂材料与触点相反的阱围绕(例如，η掺杂的触点被P掺杂的阱围绕)。肖特基触点允许光电二极管芯片和晶体管阵列芯片之间的芯片间连接被钉扎，这样可控制光电二极管的耗尽电压和电荷存储量。此外，在处于正向偏置时，肖特基触点可能被完全耗尽，因为可优化图像传感器的有源区域尺寸和掺杂以用于实现完全耗尽有源区域所需的偏压。换句话讲，可以确定掺杂量和面积以对应于来自光电二极管的预期电荷传输。光电二极管芯片和晶体管阵列芯片之间的触点的掺杂类型可基于图像传感器的期望像素架构而变化。
[0069]在另一个实例中，可控制形成并与传输门进行通信的节点的掺杂浓度、掺杂深度和节点有源面积，使得电荷传输节点在重置和传输后之间具有基本上相同的状态。例如，图像传感器可包括形成电荷存储节点的浅掺杂区域，其中掺杂浓度可相对较高。换句话讲，每个浅掺杂区域都可以是高掺杂的，但具有薄的厚度或深度。小尺寸但高掺杂浓度可允许电荷从存储节点完全传输，从而减小所捕获的图像内的噪声和误差。
[0070]在一些实施例中，图像传感器的每个节点的钉扎电势可从光电二极管向着浮置扩散节点增大。换句话讲，每个节点的掺杂浓度可从光电二极管向着浮置扩散节点增大。在这些实施例中，电压耗尽电平从光电二极管向着浮置扩散节点升高，这样可允许电荷更容易地在光电二极管和浮置扩散节点(在此可最终读出电荷)之间传输电荷。
[0071]在一些实施例中，堆叠的图像传感器还可提供具有更小像素尺寸的全局式快门。这是可能的，因为存储来自光电二极管的电荷的存储节点可定位于光电二极管曝光区域上方，从而保持光电二极管区域的尺寸，尽管在图像传感器中包括了附加部件。此外，在一些全局式快门操作中，可能需要附加晶体管来操作像素。例如，存储门可以包括控制电荷进入和离开存储节点的一个或多个晶体管。在这些实施例中，图像传感器可允许这些附加晶体管定位于光电二极管上方，从而不会减小允许用于光电二极管的第一芯片上的表面面积或空间。
[0072]此外，堆叠的图像传感器可包括可用于在光学和/或电学上隔离存储部件(可用于实现全局式快门)的一个或多个屏蔽。例如，图像传感器可在后侧被照明，并且存储部件可定位于晶体管阵列芯片上，并且金属屏蔽可定位于光电二极管芯片和晶体管阵列芯片之间。在该实例中，存储部件或节点可与暴露于光电二极管的光源光学隔离，这样可减少可能由于存储部件暴露于光而给由图像传感器所捕获的图像带来的伪影。金属屏蔽可防止光污染(例如，在积分期间未被光电二极管捕获的光)进入存储节点并损坏其中存储的数据。这样可减少由于光电二极管芯片之内反射的光或积分之后进入光电二极管芯片的光导致的误差。
[0073]在其他实施例中，图像传感器可包括可被相邻像素共享的一个或多个部件。例如，可由像素组来共享一个或多个存储节点或晶体管。继续本实例，在全局式快门实施中，可将像素组内的用于共享像素中的每个共享像素的电荷相继传输到存储节点，并且可全局性地访问每组像素(例如，像素单元)。作为另一个实例，可将选择像素单元内的像素汇总在一起，以在诸如低光照期间产生最大信号。
[0074]在包括共享像素架构的一些实施例中，可通过与其他像素共享一些像素的电荷来使用于像素单元的电荷重新平衡。例如，可重置像素单元内的选择像素，并可向一个或多个重置像素(至少部分地)分发单元内的其他像素的光电二极管中存储的电荷。在像素之间使电荷重新平衡可允许动态调节图像传感器的灵敏度，而无需相机内的孔径控制。
[0075]本公开还可包括制造图像传感器的方法的实例。在包括垂直传输门的实施例中，在一些情况下可制造堆叠的图像传感器，使得每个芯片可基本具有相同的裸片尺寸并可在晶圆层级上堆叠。与常规图像传感器相比，在晶圆层级上堆叠芯片可减小总体裸片/模块尺寸，以及增强像素/传感器功能。此外，因为可将图像传感器的某些功能例如光电二极管和晶体管逻辑部件分到独立的芯片中，所以可针对特定功能来优化每个芯片。
[0076]在一些实施例中，图像传感器可被配置为改变转化增益，以基于照明和其他操作条件来优化或增强像素信号。例如，因为已将光电二极管从晶体管阵列分开，所以提高了每个像素可用的硅量，这允许使用更多部件。在一些情况下，可基于像素电荷水平(例如，通过复用过程)选择不同的浮置扩散节点，或者可通过转化离子增益控制门来将浮置扩散区域连接到电容器或类似部件。
[0077]详细描沐
[0078]现在参考附图，将更详细地论述图像传感器和用于结合图像传感器的示例性电子设备。图1A是包括图像传感器的电子设备100的前正视图。图1B是电子设备100的后正视图。电子设备100可包括第一相机102、第二相机104、外壳106、显不器110和输入/输出按钮108。电子设备100可以是基本任何类型的电子或计算设备，诸如但不限于计算机、膝上型电脑、平板电脑、智能电话、数字相机、打印机、扫描仪、复印机等。电子设备100还可包括通常是计算或电子设备的一个或多个内部部件(未示出)，诸如但不限于一个或多个处理器、存储器部件、网络接口等。
[0079]如图1中所不，夕卜壳106可为电子设备100的内部部件形成外表面或部分外表面和保护性壳体，并可以至少部分地围绕显示器110。外壳106可由可操作地连接在一起的一个或多个部件形成，诸如前件和后件，或者可由可操作地连接到显示器110的单件形成。
[0080]输入构件108 (其可以是开关、按纽、电容传感器或其他输入机构)允许用户与电子设备100进行交互。例如，输入构件108可以是用于改变音量、返回home屏幕等的按纽或开关。电子设备100可包括一个或多个输入构件108和/或输出构件，并且每个构件可具有单个输入或输出功能或多个输入/输出功能。
[0081]显示器110可以可操作地连接到电子设备100或者可通信地耦接到其上。显示器110可为电子设备100提供视觉输出和/或可用于接收对电子设备100的用户输入。例如，显示器110可以是可检测一个或多个用户输入的多触摸电容性感测屏幕。
[0082]电子设备100还可包括若干内部部件。图2是电子设备100的简化框图。电子设备100还可包括一个或多个处理器114、存储装置或存储器部件116、输入/输出接口 118、电源120以及一个或多个传感器122，下面将逐个论述每个部件。
[0083]处理器114可控制电子设备100的操作。处理器114可直接地或间接地与电子设备100的基本上所有的部件进行通信。例如，一个或多个系统总线124或其他通信机构可提供处理器114、相机102，104、显示器110、输入构件108、传感器122等之间的通信。处理器114可以是能够处理、接收和/或传输指令的任何电子设备。例如，处理器114可以是微处理器或微型计算机。如本文所述，术语“处理器”意在涵盖单个处理器或处理单元、多个处理器或多个处理单元或其他适当配置的计算元件。
[0084]存储器116可存储可由电子设备100利用的电子数据。例如，存储器116可存储与各种应用对应的电气数据或内容，例如音频文件、视频文件、文档文件等。存储器116可以是例如非易失性存储装置、磁性存储介质、光学存储介质、光磁存储介质、只读存储器、随机存取存储器、可擦除可编程存储器或闪存存储器。
[0085]输入/输出接口 118可从用户或一个或多个其他电子设备接收数据。此外，输入/输出接口 118可方便向用户或向其他电子设备传输数据。例如，在电子设备100为电话的实施例中，输入/输出接口 118可用于从网络接收数据，或者可用于通过无线或有线连接(例如互联网、WiF1、蓝牙和以太网)发送和传输电子信号。在一些实施例中，输入/输出接口 118可支持多种网络或通信机构。例如，网络/通信接口 118可与蓝牙网络上的另一个设备配对以向其他设备传输信号，同时从WiFi或其他网络接收数据。
[0086]电源120可以是能够向计算设备100提供能量的基本上任何设备。例如，电源120可以是电池、可被配置为将电子设备100连接到另一电源诸如壁装电源插座等的连接电缆等。
[0087]传感器122可包括基本上任何类型的传感器。例如，电子设备100可包括一个或多个音频传感器(例如麦克风)、光传感器(例如环境光传感器)、陀螺仪、加速度计等。传感器122可用于向处理器114提供数据，这可用于增强或改变电子设备100的功能。