利用cmos制造技术形成热电堆传感器的制造方法
【专利说明】
【背景技术】
[0001]热电堆传感器将热能转换为电能。这些传感器可以利用几个热电偶来生成与局部温度差(例如，温度梯度)成比例的输出电压。这些热电堆传感器可在医疗行业中用于测量体温，可用于热流传感器和/或煤气燃烧器的安全控制。
【发明内容】
[0002]描述了利用互补金属氧化物半导体(CMOS)半导体工艺在热电堆传感器附近形成吸收叠置体的技术。在一个或多个实施方式中，在半导体晶圆附近形成热电堆传感器。吸收叠置体形成在半导体晶圆附近，并且包括第一层、第二层和第三层。第一层可以是具有吸收特性和/或反射特性的材料。第二层可以是具有波相移特性的特性的材料。第三层可以是具有反射特性的材料，其相对于第一层和第二层最接近半导体晶圆(例如，硅衬底)。
[0003]提供
【发明内容】
，以简单形式引入概念的选择，以下在【具体实施方式】部分进一步描述所述概念。
【发明内容】
并不旨在标识所要求保护主体的关键特性或者基本特性，也不旨在用作辅助确定所要求保护主体的范围。
【附图说明】
[0004]参考附图对【具体实施方式】进行描述。【具体实施方式】的不同实例和附图中相同附图标记的使用可以指示类似或者相同的项目。
[0005]图1是示出了根据本公开内容的一个实施方式的半导体器件的图解的部分横截面侧视图。
[0006]图2是示出了根据本公开内容的另一个实施方式的半导体器件的图解的部分横截面侧视图。
[0007]图3是示出了示例性实施方式中的用于制造本公开内容中公开的半导体器件的工艺的流程图。
[0008]图4是示出了根据本公开内容的在制造期间的半导体器件的图解的部分横截面侧视图。
[0009]图5是示出了根据本公开内容的在制造期间的半导体器件的另一个部分横截面侧视图。
[0010]图6是示出了根据本公开内容的在制造期间的半导体器件的另一个部分横截面侧视图。
[0011]图7是示出了根据本公开内容的在制造期间的半导体器件的另一个部分横截面侧视图。
[0012]图8是示出了根据本公开内容的在制造期间的半导体器件的另一个部分横截面侧视图。
【具体实施方式】
[0013]臟
[0014]热电堆传感器用于多种应用中。对于为大约三十七摄氏度的目标温度(用于医疗应用)，红外辐射的峰值可为大约十微米。因此，热电堆传感器可需要对出现在八微米到十二微米波长范围内的光的敏感度。一些情况下，热电堆传感器可以延伸为测量十四微米波长范围内出现的光。另外，吸收红外辐射的效率以及生成与该红外辐射成比例的热量的效率可以是影响热电堆传感器灵敏度的参数。
[0015]因此，描述了利用互补金属氧化物半导体(CMOS)技术在热电堆传感器附近形成吸收叠置体的技术。在一个或多个实施方式中，在半导体晶圆附近形成热电堆传感器。吸收叠置体形成在半导体晶圆附近，并且包括第一层、第二层和第三层。第一层可以是具有吸收特性和/或反射特性的材料。第二层可以是具有波相移特性的特性的材料。第三层可以是具有反射特性的材料，其在八到十四微米波长范围中会是透明的。
[0016]在下面的讨论中，首先描述示例性半导体器件。然后描述可以用于制造示例性半导体器件的示范性过程。
[0017]示例件实施方式
[0018]根据本公开内容的示例性实施方式，图1和图2分别示出了半导体器件100和半导体器件200的横截面视图。如图所示，具有一个或多个硅区102的半导体器件100形成在衬底104中。在一个或多个实施方式中，半导体器件100包括热电堆传感器106。热电堆传感器106被配置为将热能转换为电能。在实施方式中，热电堆传感器106基于长波红外(LffIR)发射来生成输出电压。
[0019]利用硅区102产生集成电路器件技术(例如，互补型金属氧化物半导体(CMOS)技术，微机电系统(MEMS)技术等)。硅区102可以以多种方式进行配置。在实施方式中，硅区102能够相衬底104提供电荷载流子。例如，硅区102可以包括能够提供作为电荷载流子的额外的导电电子的η型扩散区。在另一个例子中，硅区102可以包括提供作为电荷载流子的额外的空穴的P型扩散区。在另一个例子中，硅区102可以包括η型阱。在再另一个例子中，硅区102可以包括P型阱。一个或多个硅区102形成在衬底104的顶表面108附近。
[0020]衬底104包括基底材料，所述基底材料用于通过不同制造技术(诸如，光刻，离子注入，沉积，蚀刻等)来形成一个或多个电子器件。衬底104可以以多种方式进行配置。实施方式中，衬底104可以至少部分地包括硅晶圆。衬底104可以包括η型硅晶圆或者P型硅晶圆。例如，衬底104可以包括V族元素(例如，磷，砷，锑等)，以将η型电荷载流子元素供给到衬底晶圆。在另一个实施例中，衬底104可以包括IIIA族元素(例如，硼等)，以将P型载流子元素供给到衬底晶圆。
[0021]如图1所示，半导体器件100还包括在衬底104上方形成的氧化绝缘材料110 (例如，二氧化硅(Si02))。在一些实施方式中，如图2所示，半导体器件100还可以包括一种或多种氧化物绝缘材料111A，111B，111C。例如，氧化绝缘材料IllA包括二氧化硅材料，氧化物绝缘材料IllB可以包括硅氮化物材料，以及氧化物绝缘材料IllC可以包括二氧化硅材料。绝缘材料110、111A、111B、111C用于作为机械上稳定的相对薄的膜结构使用。在一些实施方式中，测量和计算与绝缘材料110、111A、111B、11IC相关联的应力，以确定绝缘材料110、111A、111B、111C的尺寸。膜结构提供了热接点(junct1n)(例如，本文所述的吸收叠置体126)与冷接点(例如，硅衬底104的体)之间的热传导，当通过入射到相应半导体器件100、200上的电磁辐射(例如，光)将热吸收时，其可导致吸收叠置体与硅衬底的体之间温度差更大。
[0022]返回参考附图1，第一多晶硅材料112和第二多晶硅材料114形成在二氧化硅膜层110上方。半导体器件100包括在第一多晶硅材料112与第二多晶硅材料114之间形成的用于提供绝缘特性的氧化物层116。第一多晶硅材料112和第二多晶硅材料114包括用于热电堆传感器106的热电偶材料。如图2所示，用于半导体器件200的热电堆传感器材料可以包括其之间形成有氧化物材料116的多晶硅材料112和导电材料115。在此实施方式中，多晶硅材料112和导电材料115包括用于热电堆传感器106的热电偶材料。导电材料115可以包括铝或者其它适合的导电材料。如图1和图2所示，绝缘材料117可以形成在半导体器件100、200上方。在实施方式中，绝缘材料117包括硼磷硅玻璃材料。
[0023]—个或多个导电区118还形成在衬底104上方。例如，导电区118包括接合焊盘120和半导体器件100的第一多晶硅材料112与第二多晶硅材料114之间的或者半导体器件200的多晶硅材料112与导电材料115之间的互连122。在实施方式中，导电材料118包括用于提供电互连特性的适当导电材料。例如，导电材料118可以包括铝或者其它适当材料。
[0024]如图1和涂2所示，钝化层124形成在衬底104上方。在实施方式中，钝化层124包括用于使半导体器件100的各层隔离的磷硅玻璃(PSG)材料。在【具体实施方式】中，钝化层124包括小于或者等于一百纳米的厚度。例如，厚度的范围可以从大约五十纳米到大约一百纳米。然而，可以根据设计需要利用其它厚度。
[0025]半导体器件100、200还包括吸收叠置体126。如图所示，吸收叠置体126包括如本文所述的多种材料(例如，材料层)。吸收叠置体126向热电堆传感器106提供吸收功能和/或反射功能。在实施方式中，吸收叠置体126包括第一层128、第二层130 (例如，η型多晶硅、非晶硅、锗等)、以及第三层132(例如，钛)。在各个的实施方式中，第一层128包括提供反射特性的材料。例如，第一层128可以包括具有范围从大约二十纳米到大约一百纳米的厚度的铝材料。在各个的实施方式中，第二层130包括提供波相移(例如，四分之一波长相移)特性的长波红外(LWIR)材料。例如，第二层130可以包括η型多晶硅材料、非晶硅材料或者锗，以及第二层130可以具有范围从大约五百纳米到大约七百五十纳米的厚度。在各个实施方式中，第三层132包括提供吸收特性和/或反射