芯片制造工艺和芯片的制作方法
【技术领域】
[0001]本申请涉及芯片制造技术领域，更具体地，涉及一种芯片制造工艺和芯片。
【背景技术】
[0002]晶圆级封装(WLP)是一项先进的芯片封装技术，随着半导体产品对开发周期缩短、成本降低、尺寸减小的市场要求越来越高，因而对芯片制造工艺也提出了更高的要求。
[0003]如图1所示，现有技术中普遍存在的芯片为标准四层封装结构。具有四层封装结构的芯片包括衬底60’、焊垫20’、晶圆钝化层10’、绝缘层70’、金属层30’、封装钝化层40’、球下金属层80’和焊球50’，其中，焊垫20’设置在衬底60’上，晶圆钝化层10’设置在焊垫20’和衬底60’上，晶圆钝化层10’具有的第一通孔11’，焊垫20’的一部分暴露在第一通孔11’处，绝缘层70’设置在晶圆钝化层10’上，且绝缘层70’具有第三通孔71’，第三通孔71’为第一通孔11’的一部分，且焊垫20’的一部分暴露在第三通孔71’处，金属层30’设置在绝缘层70’上，且金属层30’通过第三通孔71’与焊垫20’电连接，封装钝化层40’设置在金属层30’上，且封装钝化层40’具有第二通孔41’，金属层30’的一部分暴露在第二通孔41’处，球下金属层80’设置在封装钝化层40’上，且球下金属层80’通过第二通孔41’与金属层30’电连接，焊球50’与球下金属层80’电连接。其中，绝缘层70’是用于晶圆表面平坦化的绝缘层；金属层30’用于连接焊垫20’和球下金属层80’;封装钝化层40’是作用于金属层30’的绝缘层；球下金属层80’用于将金属层30’和焊球50’连接。
[0004]由于四层封装结构层数过多，因而导致芯片制造工艺复杂、繁冗、生产成本高、生产周期长、芯片体积大等问题。
[0005]现有技术中已有为了减小芯片体积而提出的仅有两层封装结构的芯片。在具有两层封装结构的芯片中，晶圆钝化层与金属层直接接触。由于晶圆钝化层的表面凹凸不平，因而导致金属沉积在晶圆钝化层上时，很难完全添满晶圆钝化层的凹槽，使金属层与晶圆钝化层间留有空洞，从而导致金属层设置不稳、易松动的问题。另外，金属层会沿着晶圆钝化层的凹槽向外延伸，容易与周围的金属层接触而短路，影响芯片的成品质量。
【发明内容】
[0006]本申请旨在提供一种芯片制造工艺和芯片，以解决现有技术中芯片存在易短路、成品质量差的问题。
[0007]为解决上述技术问题，根据本申请的一个方面，提供了一种芯片制造工艺，包括对晶圆钝化层进行平坦化处理。
[0008]进一步地，对晶圆钝化层进行平坦化处理包括:步骤S1:沉积以得到晶圆钝化层的基础晶圆钝化层；步骤S2:在基础晶圆钝化层上进一步沉积以得到第一增厚晶圆钝化层；步骤S3:对第一增厚晶圆钝化层进行研磨。
[0009]进一步地，对晶圆钝化层进行平坦化处理还包括在步骤S3之后的:步骤S4:再进一步沉积以得到第二增厚晶圆钝化层；步骤S5:对第二增厚晶圆钝化层进行研磨。
[0010]进一步地，第一增厚晶圆钝化层为氧化硅。
[0011]进一步地，芯片制造工艺还包括在对晶圆钝化层进行平坦化处理后的:步骤SlO:对晶圆钝化层进行刻蚀，以得到第一通孔，芯片的焊垫的一部分暴露在第一通孔处；步骤S20:在晶圆钝化层上沉积金属层，金属层通过第一通孔与焊垫电连接。
[0012]进一步地，芯片制造工艺还包括在步骤S20之后的:步骤S30:在金属层上沉积封装钝化层；步骤S40:对沉积封装钝化层进行刻蚀，以得到第二通孔，金属层的一部分暴露在第二通孔处；步骤S50:在第二通孔处植入焊球，焊球通过第二通孔与金属层电连接。
[0013]进一步地,晶圆钝化层的厚度大于I微米。
[0014]进一步地，第一增厚晶圆钝化层的厚度大于基础晶圆钝化层厚度的三分之一。
[0015]进一步地，金属层的厚度为7.2至10.8微米。
[0016]进一步地，封装钝化层的厚度为8.2至11.8微米。
[0017]根据本申请的另一个方面，提供了一种芯片，芯片是上述的芯片制造工艺制造而成的。
[0018]本申请中的芯片制造工艺包括对晶圆钝化层进行平坦化处理的步骤。由于对晶圆钝化层进行平坦化处理后，晶圆钝化层的表面更为平坦、凹凸感降低、细小凹槽得以消除，因而使得沉积在晶圆钝化层上的金属层与晶圆钝化层连接更加稳固、均匀，从而避免金属层松动，并解决了金属层沿着晶圆钝化层的凹槽向外延伸与周围金属层导通而导致芯片短路的问题，进而保证了芯片的成品质量和使用可靠性。同时，本申请中的芯片制造工艺具有工艺简单、制造可靠性高的特点。
【附图说明】
[0019]构成本申请的一部分的附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中:
[0020]图1示意性示出了现有技术中的芯片的结构示意图；
[0021]图2示意性示出了本申请中的芯片制造工艺的流程图；
[0022]图3示意性示出了本申请中的衬底、焊垫和晶圆钝化层的连接关系示意图；
[0023]图4示意性示出了本申请中的衬底、焊垫、晶圆钝化层和金属层的连接关系示意图；
[0024]图5示意性示出了本申请中的衬底、焊垫、晶圆钝化层、金属层和封装钝化层的连接关系不意图；
[0025]图6示意性示出了本申请中的一个优选的实施方式中芯片的结构示意图；以及
[0026]图7示意性示出了本申请中的另一个优选的实施方式中芯片的结构示意图。
[0027]图中附图标记:10、晶圆钝化层；11、第一通孔；20、焊垫；30、金属层；40、封装钝化层；41、第二通孔；50、焊球；60、衬底；80、球下金属层；10’、晶圆钝化层；11’、第一通孔；20，、焊垫;30’、金属层;40’、封装钝化层;41’、第二通孔;50’、焊球;60，、衬底;70’、绝缘层；71’、第三通孔；80’、球下金属层。
【具体实施方式】
[0028]以下结合附图对本申请的实施例进行详细说明，但是本申请可以由权利要求限定和覆盖的多种不同方式实施。
[0029]为了解决【背景技术】中所指出的芯片存在易短路、成品质量差的问题，本申请提供了一种芯片制造工艺。如图2至图7所示，芯片制造工艺包括对晶圆钝化层10进行平坦化处理。由于对晶圆钝化层10进行平坦化处理后，晶圆钝化层10的表面更为平坦、凹凸感降低、细小凹槽得以消除，因而使得沉积在晶圆钝化层10上的金属层30与晶圆钝化层10连接更加稳固、均匀，从而避免金属层30松动，并解决了金属层30沿着晶圆钝化层10的凹槽向外延伸与周围金属层导通而导致芯片短路的问题，进而保证了芯片的成品质量和使用可靠性。同时，本申请中的芯片制造工艺具有工艺简单、制造可靠性高的特点。
[0030]优选地，晶圆钝化层10的厚度大于I微米。由于晶圆钝化层10的厚度大于I微米，因而为晶圆钝化层10进行平坦化处理预留有足够的处理空间，从而避免处理后的晶圆钝化层10过薄或漏电等问题。
[0031]本申请中的对晶圆钝化层10进行平坦化处理包括:步骤S1:沉积以得到晶圆钝化层10的基础晶圆钝化层；步骤S2:在基础晶圆钝化层上进一步沉积以得到第一增厚晶圆钝化层；步骤S3:对第一增厚晶圆钝化层进行研磨。
[0032]优选地，第一增厚晶圆钝化层的厚度大于基础晶圆钝化层厚度的三分之一。由于第一增厚晶圆钝化层的厚度大于基础晶圆钝化层厚度的三分之一，因而为研磨第一增厚晶圆钝化层预留有足够的处理空间，从而保证经沉积、研磨后得到的晶圆钝化层10的表面更为平坦、凹凸感降低、细小凹槽得以消除。
[0033]在步骤SI中沉积以得到晶圆纯化层10的基础晶圆纯化层，以使晶圆纯化层10完全覆盖衬底60和焊垫20，从而使得晶圆钝化层10成为衬底60和焊垫20的保护层，从而避免因衬底60或焊垫20部分裸露而导致上层金属层30与衬底60上的另一金属层导通，进而避免了芯片短路、保证了芯片的使用可靠性。
[0034]在步骤S2中需要在基础晶圆钝化层的基础上进一步沉积以得到第一增厚晶圆钝化层。由于形成有第一增厚晶圆钝化层，因而在步骤S3中对第一增厚晶圆钝化层进行研磨后，会使晶圆钝化层10的表面在研磨后具有平坦、光滑的特点，从而消除细小凹槽，保证了金属层30与晶圆钝化层10的贴合度和连接可靠性，进而消除了芯片短路的隐患。在研磨第一增厚晶圆钝化层时，一般不会伤及最先形成的基础晶圆钝化层，但是在某些情况下，如果需要进一步深度研磨，仍会对基础晶圆钝化层的表层进行研磨。
[0035]本申请中的对晶圆钝化层10进行平坦化处理还包括在步骤S3之后的:步骤S4:再进一步沉积以得到第二增厚晶圆钝化层；步骤S5:对第二增厚晶圆钝化层进行研磨。在步骤S4中需要在已经经过打磨后的晶圆钝化层10上进一步沉积以得到第二增厚晶圆钝化层。由于形成有第二增厚晶圆钝化层，因而在步骤S5中对第二增厚晶圆钝化层进行研磨后，会使晶圆钝化层10的表面在研磨后更加平坦、光滑，从而进一步完全消除细小凹槽，保证了金属层30与晶圆钝化层10的贴合度和连接可靠性，进而消除了芯片短路的隐患。在研磨第二增厚晶圆钝化层时一般有两种情况:第一种情况下仅对第二晶圆钝化层进行研磨；第二种情况下，如果需要进一步深度研磨时，需要对第二晶圆钝化层和第一晶圆钝化层都进行研磨。
[0036]优选地，第一增厚晶圆钝化层为氧化硅。同样地，第二增厚晶圆钝化层为氧化硅。由于氧化硅具有质地紧密、易研磨的特点，因而沉积氧化硅后再进行研磨，可以得到平坦、光滑的晶圆钝化层10，从而保证芯片的使用可靠性。
[0037]当然，本申请中的对晶圆钝化层10进行平坦化处理还包括在步骤S5之后的步骤S6:对晶圆钝化层10进行固化和清除浮渣处理。由于对晶圆钝化层10进行固化和清除浮渣处理，因而保证了晶圆钝化层10与金属层30的连接可靠性。
[003