一种半导体器件及其制造方法和电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子
目.ο
【背景技术】
[0002]在半导体技术领域中,相变存储器(phase change memory)是一种新兴的非易失性存储器，具有大规模、持久性、高读写速度、低电流等优点。
[0003]在现有的相变存储器中，相变材料(PC Material)通常与底电极(bottomelectrode)的整个上表面相接触，因而相变材料与底电极之间的接触面积(contact area)会比较大，这将造成相变存储器的驱动电流过大，进而导致其功耗过大。因此，如何降低相变存储器的驱动电流，成为一个亟待解决的问题。
[0004]为解决上述技术问题，有必要提出一种新的半导体器件及其制造方法和电子装置。
【发明内容】
[0005]针对现有技术的不足，本发明提出一种半导体器件及其制造方法和电子装置。
[0006]本发明的一个实施例提供一种半导体器件的制造方法，所述方法包括:
[0007]步骤SlOl:在前端器件上形成第一绝缘层，并形成位于所述第一绝缘层内的第一接触孔以及位于所述第一接触孔内的底电极；
[0008]步骤S102:形成位于所述第一绝缘层之上的第二绝缘层，在所述第二绝缘层内形成位于所述底电极上方的第二接触孔；
[0009]步骤S103:形成覆盖所述第二接触孔的底部与侧壁的相变材料层，通过氩溅射工艺去除所述相变材料层位于所述第二接触孔底部的部分，以形成环形相变材料。
[0010]在一个实例中，在所述步骤S103中，形成的所述相变材料层还覆盖所述第二绝缘层，并且，所述氩溅射工艺还去除所述相变材料层的覆盖所述第二绝缘层的部分。
[0011]可选地，在所述步骤S103中，所述环形相变材料的壁厚为10-30nm。
[0012]可选地，在所述步骤S103中，所述环形相变材料的外径为30_100nm，内径为20_90nm。
[0013]在一个实例中，所述步骤SlOl包括:
[0014]步骤SlOll:提供前端器件，在所述前端器件上形成第一绝缘层；
[0015]步骤S1012:通过刻蚀工艺形成贯穿所述第一绝缘层的第一接触孔；
[0016]步骤S1013:在所述第一接触孔内填充导电材料；
[0017]步骤S1014:通过CMP工艺去除过量的导电材料，以形成所述底电极。
[0018]可选地，在所述步骤S1013中，在填充所述导电材料之前，在所述第一接触孔内沉积粘结层；并且，在所述步骤S1014中，所述CMP工艺还去除所述粘结层的高于所述第一绝缘层的部分。
[0019]可选地，在所述步骤S102中，形成所述第二接触孔的方法包括干法刻蚀或湿法刻蚀。
[0020]可选地，在所述步骤S103之后还包括步骤S104:
[0021]在所述环形相变材料的开口内填充第一介电材料和第二介电材料，通过CMP工艺去除过量的所述第一介电材料和所述第二介电材料，以形成位于所述环形相变材料的开口的内壁上的第一填充组件以及位于所述开口内未被所述第一填充组件覆盖的区域的第二填充组件。
[0022]可选地，在所述步骤S104之后还包括步骤S105:
[0023]形成位于所述环形相变材料之上并与所述环形相变材料相接触的上电极。
[0024]本发明的另一个实施例提供一种半导体器件，包括前端器件、位于所述前端器件上的第一绝缘层以及位于所述第一绝缘层上的第二绝缘层，其中，所述第一绝缘层内形成有第一接触孔，所述第一接触孔内设置有底电极，所述第二绝缘层内形成有位于所述底电极上方的第二接触孔，所述第二接触孔内设置有与所述底电极相接触的环形相变材料。
[0025]可选地，所述环形相变材料的壁厚为10_30nm。
[0026]可选地，所述环形相变材料的外径为30-100nm，内径为20_90nm。
[0027]可选地，所述半导体器件还包括位于所述环形相变材料的开口的内壁上的第一填充组件以及位于所述开口内未被所述第一填充组件覆盖的区域的第二填充组件。
[0028]可选地，所述半导体器件还包括位于所述环形相变材料上方且与所述环形相变材料相接触的上电极。
[0029]本发明的一个实施例还提供一种电子装置，包括电子组件以及与所述电子组件电连接的半导体器件，其中所述半导体器件包括:
[0030]前端器件、位于所述前端器件上的第一绝缘层以及位于所述第一绝缘层上的第二绝缘层，其中，所述第一绝缘层内形成有第一接触孔，所述第一接触孔内设置有底电极，所述第二绝缘层内形成有位于所述底电极上方的第二接触孔，所述第二接触孔内设置有与所述底电极相接触的环形相变材料。
[0031]本发明的半导体器件的制造方法，由于采用氩溅射工艺形成了环形相变材料，因此，可以降低相变材料与底电极之间的接触面积，从而可以降低半导体器件的驱动电流，最终降低半导体器件的功耗。本发明半导体器件，采用前述方法制造，具有驱动电流低等优点。本发明的电子装置，使用了上述的半导体器件，因而同样具有上述优点。
【附图说明】
[0032]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0033]附图中:
[0034]图1A、图1B、图1C、图1D、图1E、图1F和图1G为本发明的一个实施例的半导体器件的制造方法的相关步骤形成的结构的剖视图；
[0035]图2为图1F所示的结构对应的俯视图；
[0036]图3为本发明的一个实施例的半导体器件的制造方法的一种示意性流程图；
[0037]图4为本发明的另一个实施例的半导体器件的结构的剖视图。
【具体实施方式】
[0038]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0039]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0040]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接至『或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0041]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0042]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”