混合pin肖特基二极管的制备方法
【技术领域】
[0001]本发明涉及一种工艺方法，尤其是一种混合PIN肖特基二极管的制备方法，属于二极管制备的技术领域。
【背景技术】
[0002]混合P-1-N肖特基(MPS)二极管制造过程中需要在器件表面形成一个P型掺杂的区域。混合P-1-N肖特基(MPS)二极管需要通过调节P型掺杂区域的深度来实现不同的参数性能。现有技术中，通过器件表面局部注入P型杂质后进行高温推阱工艺使得P型杂质在器件中扩散形成该P型掺杂区域，通过调节高温推阱的工艺参数实现P型掺杂区域的深度调节，由于P型杂质在器件中的在垂直于器件表面方向扩散的同时，平行于器件表面方向也进行扩散。
[0003]现有技术中形成P型掺杂区域的工艺中，存在如下的不足:
1)、P型掺杂区域的深度调节的同时P型掺杂区域宽度也发生变化，改变了相邻两个P型掺杂区域的间距，使得现有技术中P型掺杂区域的深度、宽度和相邻两个P型掺杂区域间距参数不能独立设置。
[0004]2)、高温推阱形成的P型掺杂区域浓度为近似高斯分布，不可以根据器件性能需求任意设置P型掺杂区域浓度分布。
[0005]以上两点局限性制约着混合PIN肖特基二极管的性能的优化设计。
【发明内容】
[0006]本发明的目的是克服现有技术中存在的不足，提供一种混合PIN肖特基二极管的制备方法，其工艺步骤简便，与现有工艺过程兼容，能实现P型掺杂区域深度、宽度以及相邻P型掺杂区域之间的独立设置，P型掺杂区域浓度任意设置，满足不同混合PIN肖特基二极管的性能。
[0007]按照本发明提供的技术方案，一种混合PIN肖特基二极管的制备方法，所述二极管的制备方法包括如下步骤:
a、提供所述衬底，所述衬底包括第一N型掺杂区域、第二 N型掺杂区域以及第三N型掺杂区域，第二 N型掺杂区域位于第一 N型掺杂区域与第三N型掺杂区域之间，第一 N型掺杂区域的表面形成衬底的正面，第三N型掺杂区域的表面形成衬底的背面；
b、在上述衬底的正面进行沟槽刻蚀，以在第一N型掺杂区域内得到若干所需沟槽，所述沟槽从衬底的正面垂直向下延伸；
C、在上述衬底的正面利用外延生长工艺得到填满沟槽的P型掺杂区域；
d、在上述衬底的正面设置正面金属，所述正面金属覆盖在衬底的正面，且正面金属与第一 N型掺杂区域肖特基接触，正面金属与P型掺杂区域欧姆接触；
e、在上述衬底的背面设置背面金属，所述背面金属与第三N型掺杂区域欧姆接触。
[0008]所述衬底的材料包括硅，第一 N型掺杂区域的掺杂浓度小于第二 N型掺杂区域的掺杂浓度，第二 N型掺杂区域的掺杂浓度小于第三N型掺杂区域的掺杂浓度。
[0009]所述步骤b包括如下步骤:
bl、在第一 N型掺杂区域的正面进行热氧化，以得到覆盖第一 N型掺杂区域表面的氧化层；
b2、在上述氧化层上设置掩膜层，并选择性地掩蔽和刻蚀掩膜层，以得到所需贯通掩膜层的第一刻蚀窗口；
b3、利用第一刻蚀窗口对氧化层进行刻蚀，以得到贯通氧化层的第二刻蚀窗口 ；b4、利用第二刻蚀窗口对第一 N型掺杂区域进行沟槽刻蚀，以得到位于第一 N型掺杂区域内的沟槽。
[0010]所述氧化层为二氧化硅，掩膜层包括光刻胶。
[0011]所述沟槽的深度为I μ m~30 μ m，沟槽的宽度为I μ m~20 μ m。
[0012]所述沟槽的截面包括方形、圆形或多边形。
[0013]所述正面金属通过溅射工艺形成在第一 N型掺杂区域的表面。
[0014]在衬底的背面设置背面金属前对第三N型掺杂区域进行减薄，以得到所需厚度的第三N型掺杂区域，背面金属通过金属蒸发方法形成在第三N型掺杂区域的表面。
[0015]本发明的优点:通过对衬底进行刻蚀得到沟槽，利用外延生长工艺得到填满沟槽的P型掺杂区域，从而能使得位于第一 N型掺杂区域内各P型掺杂区域可以独立设置，P型掺杂区域的深度、宽度以及相邻P型掺杂区域之间的间距相互独立，能更大范围地满足混合PIN肖特基二极管的性能要求，安全可靠。
【附图说明】
[0016]图1~图9为本发明具体实施工艺步骤剖视图，其中图1为本发明衬底的剖视图。
[0017]图2为本发明得到氧化层后的剖视图。
[0018]图3为本发明得到第一刻蚀窗口后的剖视图。
[0019]图4为本发明得到第二刻蚀窗口后的剖视图。
[0020]图5为本发明得到沟槽后的剖视图。
[0021]图6为本发明得到P型掺杂区域后的剖视图。
[0022]图7为本发明得到正面金属后的剖视图。
[0023]图8为本发明对第三N型掺杂区域减薄后的剖视图。
[0024]图9为本发明得到背面金属后的剖视图。
[0025]附图标记说明:1-第一 N型掺杂区域、2-第二 N型掺杂区域、3-第三N型掺杂区域、4-氧化层、5-掩膜层、6-第一刻蚀窗口、7-第二刻蚀窗口、8-沟槽、9-P型掺杂区域、10-正面金属以及11-背面金属。
【具体实施方式】
[0026]下面结合具体附图和实施例对本发明作进一步说明。
[0027]如图1~图9所示:为了能实现P型掺杂区域9深度、宽度以及相邻P型掺杂区域9之间的独立设置，P型掺杂区域9浓度任意设置，满足不同混合PIN 二极管的性能，本发明的制备方法包括如下步骤:
a、提供所述衬底，所述衬底I包括第一 N型掺杂区域1、第二 N型掺杂区域2以及第三N型掺杂区域3，第二 N型掺杂区域2位于第一 N型掺杂区域I与第三N型掺杂区域3之间，第一 N型掺杂区域I的表面形成衬底的正面，第三N型掺杂区域3的表面形成衬底的背面；如图1所示，所述衬底的材料包括硅，第一 N型掺杂区域I的掺杂浓度小于第二 N型掺杂区域2的掺杂浓度，第二 N型掺杂区域2的掺杂浓度小于第三N型掺杂区域3的掺杂浓度。通过第一 N型掺杂区域I形成PIN 二极管的本征层，第一 N型掺杂区域1、第二 N型掺杂区域2以及第三N型掺杂区域3的具体掺杂浓度、厚度等技术参数均为本技术领域人员所熟知，此处不再列举赘述。
[0028]b、在上述衬底的正面进行沟槽刻蚀，以在第一 N型掺杂区域I内得到若干所需沟槽8，所述沟槽8从衬底的正面垂直向下延伸；
如图2~图5所示，为了能得到沟槽8，具体包括如下步骤:
bl、在第一 N型掺杂区域I的正面进行热氧化，以得到覆盖第一 N型掺杂区域I表面的氧化层4 ;
如图2所示，利用高温炉管氧化，得到氧化层4，氧化层4为二氧化硅层，氧化层4覆盖在第一 N型掺杂区域I的表面。
[0029]b2、在上述氧化层4上设置掩膜层5，并选择性地掩蔽和刻蚀掩膜层5，以得到所需贯通掩膜层5的第一刻蚀窗口 6 ;
如图3所示，掩膜层5可以为光刻胶，即将光刻胶旋涂在氧化层4上以得到掩膜层5。在氧化层4上设置掩膜层5后，通过对掩膜层5进行图形化，以得到第一刻蚀窗口 6，第一刻蚀窗口 6贯通掩膜层5，通过第一刻蚀窗口 6能使得相应区域的氧化层4裸露。第一刻蚀窗口 6的位置可以根据需要进行选择，通过第