沟渠式肖特基二极管的制作方法
【技术领域】
[0001] 本发明涉及一种二极管，特别是涉及一种结合有肖特基（Schottky)接面的沟渠 式肖特基二极管。
【背景技术】
[0002] 参阅图1，为一种现有沟渠式肖特基二极管，包含：一基板11、一位于该基板11上 的磊晶层12、数个半导体层13、数个氧化层14、一第一电极15,以及一第二电极16。该基板 11为η型的硅基板。该磊晶层12为η型半导体，并具有数个彼此间隔且自其顶面向下凹陷 的沟槽121。所述半导体层13分别填入所述沟槽121，其材料为η型多晶硅。所述氧化层14 分别位于所述沟槽121，并且分别位于每一半导体层13与该磊晶层12之间。该第一电极15 位于该基板11的底面。该第二电极16位于该磊晶层12的顶面。其中，该磊晶层12、所述氧 化层14与所述半导体层13三者之间形成类似于MOS(Metal-Oxide-Semiconductor)结构。 而该第二电极16与该磊晶层12的接面之间则形成金属-半导体接触的肖特基（Schottky) 接面，进而形成肖特基位障（SchottkyBarrier)。具有上述沟渠设计及肖特基接面的结构， 一般又可称为TMBS(TrenchMOSBarrierSchottky)。
[0003] 结合有肖特基特性的元件，通常具有可高速切换、开关快速的优点。然而，实务上 发现，上述结构的沟渠式肖特基二极管，当制作为可承受较高的逆向偏压的元件时（也就 是具有高崩溃电压（BreakdownVoltage))，其顺向偏压特性会变差，换句话说，要产生相同 电流时所需的顺向偏压必须加大。故该沟渠式肖特基二极管有待改良。
【发明内容】
[0004] 本发明的目的在于提供一种可承受高逆向偏压，且顺向偏压特性佳的沟渠式肖特 基-极管。
[0005] 本发明沟渠式肖特基二极管，包含：一个基板、一个位于该基板上的η型的磊晶 层、一个连接该基板的第一电极，以及一个第二电极，该嘉晶层包括一个朝向该基板的第一 面、一个相反于该第一面的第二面，以及数个自该第二面朝向该第一面凹设的沟槽。该沟渠 式肖特基二极管还包含一个金属层以及数个氧化层，该金属层包括数个分别位于所述沟槽 的金属填槽部，该金属层的材料功函数大于或等于4. 8电子伏特；所述氧化层分别位于所 述沟槽并且分别位于每一个金属填槽部与该磊晶层之间；该第二电极位于该磊晶层的第二 面上且覆盖该金属层。
[0006] 本发明所述的沟渠式肖特基二极管，该金属层的材料为镍、钼、钨、金、银、钒、钥或 上述材料的任一组合，该磊晶层为η型多晶硅，该基板为η型的硅基板，且该基板的载子浓 度大于该磊晶层的载子浓度。
[0007] 本发明所述的沟渠式肖特基二极管，该金属层还包括数个分别位于该磊晶层的第 二面上且分别连接于所述金属填槽部间的金属连接部。
[0008] 本发明所述的沟渠式肖特基二极管，该第二电极与该金属层的材料相同。
[0009] 本发明所述的沟渠式肖特基二极管，该金属层的材料功函数为4. 8~5. 1电子伏 特。
[0010] 本发明所述的沟渠式肖特基二极管，所述氧化层的厚度为1500~3000埃，该磊晶 层的阻抗值为〇. 8~5. 0欧姆。
[0011] 本发明所述的沟渠式肖特基二极管，所述沟槽的深度为1. 5~3. 0微米，宽度为 0. 3~1. 0微米。
[0012] 本发明所述的沟渠式肖特基二极管，该沟渠式肖特基二极管的崩溃电压大于或等 于60伏特。
[0013] 本发明所述的沟渠式肖特基二极管，该沟渠式肖特基二极管的崩溃电压大于或等 于100伏特。
[0014] 本发明所述的沟渠式肖特基二极管，该沟渠式肖特基二极管的崩溃电压大于或等 于100伏特，该金属层的材料功函数为4. 9~5. 1电子伏特。
[0015] 本发明的有益效果在于：通过所述沟槽填入具有高功函数的金属层材料，从而使 本发明具有较佳的顺向偏压特性，而且本发明可承受高逆向偏压。因此，本发明在能承受高 逆向偏压的同时，还具有良好的顺偏特性，确实达到本发明的目的。
【附图说明】
[0016] 图1是一种现有沟渠式肖特基二极管的侧视剖视示意图；
[0017] 图2是本发明沟渠式肖特基二极管的一实施例的侧视剖视示意图；
[0018] 图3是本发明与一比较例1的逆向电流-逆向偏压特性曲线；
[0019] 图4是本发明与该比较例1的顺向电流-顺向偏压特性曲线；
[0020] 图5是本发明与一比较例2的逆向电流-逆向偏压特性曲线；及
[0021] 图6是本发明与该比较例2的顺向电流-顺向偏压特性曲线。
【具体实施方式】
[0022] 下面结合附图及实施例对本发明进行详细说明。
[0023] 参阅图2,本发明沟渠式肖特基二极管的一实施例包含：一基板21、一磊晶层22、 一金属层23、数个氧化层24、一第一电极25,以及一第二电极26。
[0024] 该基板21为η型的硅基板，且该基板21的载子浓度大于该磊晶层22的载子浓度。
[0025] 该嘉晶层22位于该基板21上，并包括一朝向该基板21的第一面221、一相反于该 第一面221的第二面222,以及数个自该第二面222朝向该第一面221凹设的沟槽223。该 嘉晶层22为η型的半导体材料，具体而目为η型多晶石圭。
[0026] 该金属层23包括数个分别位于所述沟槽223的金属填槽部231，以及数个分别位 于该磊晶层22的第二面222上且分别连接于所述金属填槽部231间的金属连接部232。所 述金属填槽部231大致沿着所述沟槽223的侧边与底缘形态延伸呈薄膜状，因此每一金属 填槽部231呈U字型。所述金属连接部232位于该第二面222上而接触该磊晶层22。该 金属层23的材料功函数较佳地大于或等于4. 8电子伏特（eV)，其材料可以为镍（Ni)、钼 (Pt)、钨（W)、金（Au)、银（Ag)、钒（V)、钥（Mo)或上述材料的任一组合。
[0027] 所述氧化层24分别位于所述沟槽223,并且分别位于每一金属填槽部231与该磊 晶层22之间，进而将所述金属填槽部231与该磊晶层22隔开。每一个氧化层24也大致呈U字型。本实施例的氧化层24为二氧化硅。
[0028] 该第一电极25大致呈薄层状地覆盖该基板21的一远离该磊晶层22的表面上，在 本实施例中相当于位于基板21的下表面。该第一电极25可以使用具有导电性的金属材料。
[0029] 该第二电极26位于该磊晶层22的第二面222上，且覆盖该金属层23与所述氧化 层24。本实施例的第二电极26具有数个分别填入所述沟槽223且分别接触所述金属填槽 部231的突接部261，以及一大致呈薄膜片状并连接于所述突接部261上方的延伸部262， 该延伸部262亦延伸于所述金属连接部232上方。该第二电极26使用可导电的金属材料， 并且依据本发明制作成不同工作电压的元件时，可以选择使用不同材料，例如可以使用钥、 镍钒合金、钼等金属。该第二电极26与该金属层23的材料可以相同或不相同；当两者材料 相同时，可以一体同时制作。
[0030] 本发明使用时，该磊晶层22、所述氧化层24与该金属层23三者之间形成类似于 MOS(Metal-Oxide-Semiconductor)结构。其中该嘉晶层22为η型多晶??圭，相当于M0S中 的半导体，所述氧化层24相当于M0S中的氧化物，该金属层23则为M0S中的金属。此外， 该第二电极26与该磊晶层22之间则形成金属-半导体接面，进而形成具有肖特基位障 (SchottkyBarrier)的肖特基接触。其中，本发明以金属材料（金属填槽部231)填入所 述沟槽223,相较于现有使用η型多晶硅材料（功函数约为4. 17eV左右），本发明的该金属 层23的功函数为4. 8eV以上，属于高功函数