用于对半导体晶圆进行等离子切片的方法和设备的制造方法

文档序号:9439171阅读:392来源:国知局
用于对半导体晶圆进行等离子切片的方法和设备的制造方法
【专利说明】用于对半导体晶圆进行等离子切片的方法和设备
[0001]相关申请的交叉引用
[0002]本申请与2011年3月14日提交的、发明名称为“用于对半导体晶圆进行等离子切片的设备(Apparatus for Plasma Dicing a Sem1-conductor Wafer) ”的共同拥有的美国临时专利申请N0.61/452,450有关并要求其优先权,该临时专利申请通过引用的方式并入本文。本申请是2012年3月5日提交的、发明名称为“用于对半导体晶圆进行等离子切片的方法和设备(Method and Apparatus for Plasma Dicing a Sem1-conductor Wafer) ”的共同待决专利申请N0.13/412,119的部分继续申请,该共同待决专利申请的内容被并入本文。本申请也是2013年2月14日提交的、发明名称为“用于对半导体晶圆进行等离子切片的方法和设备(Method and Apparatus for Plasma Dicing a Sem1-conductor Wafer),,的共同待决专利申请N0.13/767,459的部分继续申请,该共同待决专利申请的内容也被并入本文。
技术领域
[0003]本发明涉及用于从半导体晶圆形成单独器件芯片的设备的使用方法,尤其涉及使用等离子体蚀刻将晶圆分离为单独裸片的设备。
【背景技术】
[0004]半导体器件被制造在薄晶圆形式的衬底上。硅通常用作衬底材料,但也使用其它材料,例如II1-V族化合物(例如GaAs和InP)。在一些情形中(例如,LED的制造),该衬底是蓝宝石或碳化硅晶圆,其上沉积有一层薄的半导体材料。这种衬底的直径在2英寸和3英寸到200mm、300mm和450mm的范围内变化,且存在许多标准(例如SEMI)来描述这种衬底的尺寸。
[0005]等离子体蚀刻设备广泛用于处理这些衬底以产生半导体器件。这种设备通常包括真空室,该真空室配备有诸如电感耦合等离子体(ICP)的高密度等离子体源,其用于确保高的蚀刻速率,这是成本有效的制造所需的。为了移除在处理期间产生的热量,衬底通常被夹持到温度控制的支撑件。加压流体(通常是诸如氦气的气体)被维持在衬底与支撑件之间,以提供用于热传递的导热路径。可使用将向下的力施加到衬底顶侧的机械夹持机构,但由于夹具和衬底之间的接触,这可能会导致污染。当使用机械夹具时,由于接触通常发生在工件的边缘处且加压流体向工件的背面施加力,也可能发生工件的拱形弯曲。更常见的是,使用静电吸盘(ESC)来提供夹持力。
[0006]已开发了适用于待蚀刻材料的许多气体化学制剂。这些气体化学制剂经常采用卤素(氟、氯、溴或碘)或添加了额外气体的含卤素气体,以提高蚀刻的质量(例如,蚀刻各向异性、掩膜选择性和蚀刻均匀性)。诸如SF6、匕或NF 3的含氟气体用于在高的速率下蚀刻硅。特别地,使高速率硅蚀刻步骤和钝化步骤交替进行以控制蚀刻侧壁的工艺(Bosch或TDM)通常用于将深的特征蚀刻到硅中。含有氯和溴的气体通常用于蚀刻II1-V族材料。
[0007]等离子体蚀刻不限于半导体衬底和器件。该技术可应用到其中用于蚀刻衬底的适当气体化学制剂可用的任何衬底类型。其它衬底类型可包括含碳衬底(包括聚合物衬底)、陶瓷衬底(例如,AlTiC和蓝宝石)、金属衬底、玻璃衬底和裸片贴附膜。
[0008]为了确保结果一致、破损率低且易于操作,通常在制造过程中使用机器人晶圆处理。处理装置被设计成以最小的接触支撑晶圆,以使可能的污染最小并减少颗粒的产生。通常仅采用边缘接触,或者采用仅在接近晶圆边缘的几个位置处(通常在晶圆边缘的3-6_内)的底侧接触。处理方案被设计成处理如上所述的标准晶圆尺寸,该处理方案包括晶圆盒、机器人臂、和处于处理室内的固定装置(包括晶圆支撑件和ESC)。
[0009]在衬底上制造之后,各个器件(裸片或芯片)在封装或用于其它电子电路中之前被彼此分离。多年来,一直使用机械手段来使裸片彼此分离。这样的机械手段包括沿着与衬底晶体轴线对准的划割线(scribe line)来切断晶圆,或者使用高速金刚石锯在裸片之间的区域(格线)内锯入衬底中或锯穿衬底。最近,已使用激光来促进该划割工艺。
[0010]这种机械式晶圆切片技术的局限性会影响此方法的成本效益。沿着裸片边缘的碎肩和破裂会减少所制造的良好裸片的数目,且随着晶圆厚度的减小而变得更成问题。由锯条消耗掉的区域(切口)可能大于100微米,而这是不可用于裸片制造的有价值的区域。对于包含小裸片(例如,具有500微米X 500微米的裸片尺寸的单独半导体器件)的晶圆来说,这可能代表着大于20%的损失。另外,对于具有许多小裸片且因此具有许多格线(street)的晶圆来说,由于每个格线被单独地切割,切片时间增加了,生产率也降低了。机械手段也局限于沿着直线的分离以及正方形或长方形芯片的制造。这可能不代表底层的器件布局结构(例如,高功率二极管是圆的),因此,直线的裸片形式导致可用的衬底区域的显著损失。激光切片的局限性还在于:会在裸片表面上留下残余材料或将应力引入到裸片中。
[0011]重要的是,注意到锯切技术和激光切片技术本质上是串行的操作。因此,随着器件尺寸减小,对晶圆进行切片的时间与晶圆上的总切片格线长度成比例地增加。
[0012]近来,已提出了等离子体蚀刻技术,作为分离裸片并克服这些局限性中的一些局限性的手段。在器件制造之后,用适当的掩膜材料对衬底进行遮盖,从而在裸片之间留下开放的区域。然后,使用反应气体等离子体来处理被掩膜的衬底,该反应气体等离子体蚀刻在裸片之间暴露的衬底材料。对衬底的等离子体蚀刻可部分地或完全穿过衬底来进行。在部分等离子体蚀刻的情况下,通过随后的切割步骤来分离裸片,从而留下彼此分开的单独裸片。该技术相比于机械式切片具有多种益处:
[0013]I)减少了破裂和碎肩;
[0014]2)切口尺寸能够减小到远低于20微米;
[0015]3)处理时间不随着裸片的数目增加而显著增加;
[0016]4)对于更薄的晶圆来说减少了处理时间;和
[0017]5)裸片的布局结构不限于直线形式。
[0018]在器件制造之后但在裸片分离之前,可通过机械研磨或类似工艺使衬底减薄到几百微米、甚至小于一百微米的厚度。
[0019]在切片工艺之前,衬底通常被安装在切片固定装置上。该固定装置通常包括支撑粘性膜的刚性框架。待切片的衬底被粘附到该膜。该固定装置固持所述彼此分开的裸片以用于后续的下游操作。用于晶圆切片的大部分工具(基于锯或激光的工具)被设计成以这种构造处理衬底,并且已建立了许多种标准的固定装置;然而,这样的固定装置与它们所支撑的衬底截然不同。尽管这种固定装置被优化以用在当前的晶圆切片设备中,但它们不能在已设计成处理标准衬底的设备中被处理。因此,当前的自动化等离子体蚀刻设备不合处理为了切片而被固定的衬底,且难以实现等离子体蚀刻技术在裸片分离方面应有的益处。
[0020]一些团体已考虑使用等离子体从晶圆衬底形成单独的裸片(singulated)。美国专利6,642,127描述了一种等离子体切片技术,其中,在设计成处理硅晶圆的设备中进行等离子体处理之前,衬底晶圆首先经由粘附材料附接到载体晶圆。该技术提出了将待切片的衬底的形状尺寸参数(form factor)调适为与标准的晶圆处理设备相匹配。尽管该技术允许标准的等离子体设备对晶圆进行切片,但所提出的这种技术将不与该切片操作下游的标准设备相匹配。将需要额外的步骤,以适应下游设备或针对标准的下游设备而恢复衬底的形状尺寸参数。
[0021]美国专利申请2010/0048001考虑使用被粘附到薄膜并支撑在框架内的晶圆。然而,在2010/0048001申请中,掩膜处理是通过在等离子体处理之前将掩膜材料粘附到晶圆的背侧并使用激光形成蚀刻格线来实现的。与从正面对衬底进行单体化(Singulate)的标准切片技术相比,该技术引入了额外的复杂且昂贵的步骤,这可能抵消等离子切片的某些优点。它还需要另外将背面的掩膜与正面的器件图案对准。
[0022]因此,需要一种等离子体蚀刻设备,它能够用于将半导体衬底切片为单独的裸片,它与所建立的对安装在带上并支撑在框架中的衬底进行处理的晶圆切片技术相匹配,并且也与标准的正面掩膜技术相匹配。
[0023]现有技术完全没有提供本发明所带来的益处。
[0024]因此,本发明的一个目的是提供一种改进,该改进克服了现有技术器件的不足,且对使用等离子体蚀刻设备进行半导体衬底切片的进步有重大贡献。
[0025]本发明的另一个目的是提供一种用于对衬底进行等离子切片的方法,该方法包括:提供具有壁的处理室;邻近处理室的所述壁提供等离子体源;在处理室内提供工件支撑件;在所述工件支撑件内提供静电吸盘,所述静电吸盘具有密封带和至少一个夹持电极;将工件放置到所述工件支撑件上,所述工件具有支撑膜、框架和衬底,其中,该衬底不与所述密封带重叠;使用所述静电夹具将所述工件静电夹持到所述工件支撑件;使用等离子体源来产生等离子体;以及,使用所产生的等离子体来蚀刻所述工件。
[0026]本发明的又一个目的是提供一种用于对衬底进行等离子切片的方法,该方法包括:提供具有壁的处理室;邻近处理室的所述壁提供等离子体源;在处理室内提供工件支撑件;在所述工件支撑件内提供静电吸盘,所述静电吸盘具有至少一个夹持电极;将工件放置到所述工件支撑件上,所述工件具有支撑膜、框架和衬底,其中,所述夹持电极与衬底的一部分重叠;使用所述静电夹具将所述工件静电夹持到所述工件支撑件;使用等离子体源来产生等离子体;以及,使用所产生的等离子体来蚀刻所述工件。
[0027]本发明的又一个目的是提供一种用于对衬底进行等离子切片的方法,该方法包括:提供具有壁的处理室;邻近处理室的所述壁提供等离子体源;在处理室内提供工件支撑件;在所述工件支撑件内提供静电吸盘,所述静电吸盘具有密封带、流体入口和至少一个夹持电极,所述流体入口位于所述密封带的内径内;将工件放置到所述工件支撑件上,所述工件具有支撑膜、框架和衬底;使用所述静电夹具将所述工件静电夹持到所述工件支撑件;使用等离子体源来产生等离子体;以及,使用所产生的等离子体来蚀刻所述工件。
[0028]本发明的另一个目的是提供一种用于对衬底进行等离子切片的方法,该方法包括:提供具有壁的处理室;邻近处理室的所述壁提供等离子体源;在处理室内提供工件支撑件;在所述工件支撑件内提供静电吸盘;在处理室内提供提升机构;使用所述提升机构将工件装载到所述工件支撑件上,所述工件具有支撑膜、框架和衬底,所述提升机构在所述工件的衬底的外径之外接合所述工件;使用所述静电夹具将所述工件静电夹持到所述工件支撑件;使用等离子体源来产生等离子体;以及,使用所产生的等离子体来蚀刻所述工件。
[0029]本发明的又一个目的是提供一种用于对衬底进行等离子切片的方法,该方法包括:提供具有壁的处理室;邻近处理室的所述壁提供等离子体源;在处理室内提供工件支撑件;在所述工件支撑件内提供静电吸盘;将工件放置到所述工件支撑件上,所述工件具有支撑膜、框架和衬底;将RF偏压施加到所述工件支撑件的第一区域,所述工件支撑件的所述第一区域的尺寸大于衬底的第二区域;使用所述静电夹具将所述工件静电夹持到所述工件支撑件;使用等离子体源来产生等离子体;以及,使用所产生的等离子体来蚀刻所述工件。
[0030]本发明的又一个目的是提供一种用于对衬底进行等离子切片的方法,该方法包括:提供具有壁的处理室;邻近处理室的所述壁提供等离子体源;在处理室内提供工件支撑件;将工件放置到所述工件支撑件上,所述工件具有支撑膜、框架和衬底;在处理室内提供机械隔板,所述机械隔板位于等离子体源和所述工件之间;使用等离子体源来产生等离子体;以及,使用所产生的等离子体来蚀刻工件。
[0031]本发明的另一个目的是提供一种用于对衬底进行等离子切片的方法,该方法包括:提供具有壁的处理室;邻近处理室的所述壁提供等离子体源;在处理室内提供衬底支撑件;将衬底放置在所述衬底支撑件上;在处理室内提供机械隔板,所述机械隔板位于等离子体源和衬底之间偏置功率施加到所述衬底支撑件,所述RF偏置功率具有比离子等离子体频率大的RF偏置频率;使用等离子体源来产生等离子体;使用所产生的等离子体来蚀刻衬底;以及,使用所述蚀刻步骤将绝缘层暴露。
[0032]本发明的又一个目的是提供一种用于对衬底进行等离子切片的方法,该方法包括:提供具有壁的处理室;邻近处理室的所述壁提供等离子体源;在处理室内提供工件支撑件;将工件放置到所述工件支撑件上,所述工件具有支撑膜、框架和衬底;在处理室内提供多个机械隔板,所述多个机械隔板位于等离子体源和所述工件之间;使用等离子体源来产生等离子体;以及,使用所产生的等离子体来蚀刻工件。
[0033]本发明的又一个目的是提供一种用于对衬底进行等离子切片的方法,该方法包括:提供具有壁的处理室;邻近处理室的所述壁提供等离子体源;在处理室内提供工件支撑件;将工件放置到所述工件支撑件上,所述工件具有支撑膜、框架和衬底;在处理室内提供机械隔板,所述机械隔板位于等离子体源和所述工件之间;使用等离子体源来产生等离子体;使用所产生的等离子体来蚀刻工件;测量属性均匀性;以及,基于所述测量步骤来调节所述机械隔板的所述定位。
[0034]上文已经概述了本发明的一些相关目的。这些目的应被解释为仅用于举例说明本发明的一些更突出的特征和应用。通过以不同的方式应用所公开的本发明或在本公开的范围内修改本发明,能够获得许多其它的有益结果。因此,除了通过权利要求结合附图限定的本发明的范围之外,通过参照本
【发明内容】
和优选实施例的详细描述,可获得对本发明的其它目的及其更完整的理解。
[0035]本

【发明内容】

[0036]本发明描述了一种允许对半导体衬底进行等离子切片的等离子体处理设备。在器件制造和晶圆减薄之后,衬底的正面(电路侧)使用常规的掩膜技术被掩膜,这保护了电路元件并在裸片之间留下了未保护区域。衬底安装在被支撑于刚性框架内的薄带上。该衬底/带/框架组件被传送到真空处理室中并暴露于反应气体等离子体,裸片之间的未保护区域被蚀刻掉。在此过程期间,框架和所述带被保护免受由反应气体等离子体造成的损伤。该处理留下了完全分离的裸片。在蚀刻之后,衬底/带/框架组件被另外暴露于等离子体,这从衬底的表面上移除了潜在地造成损伤的残余物。在衬底/带/框架组件传送到处理室外部之后,使用众所周知的技术将裸片从所述带上移除,然后根据需要被进一步处理(例如,封装)。
[0037]本发明的另一个特征是提供一种用于对衬底进行等离子切片的方法。该衬底能够具有诸如硅的半导体层和/或衬底能够具有诸如GaAs的II1-V族层。该衬底能够具有被图案化在衬底的电路侧的保护层,如光致抗蚀剂层。提供了具有壁的处理室,其中,等离子体源邻近处理室的所述壁。等离子体源能够是高密度等离子体源。可以提供与处理室流体连通的真空栗和与处理室流体连通的气体入口。提供了在处理室内的工件支撑件。静电吸盘被并入到工件
当前第1页1 2 3 4 5 6 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1