用无氟钨填充高深宽比的特征的方法
【专利说明】用无氟钨填充高深宽比的特征的方法 相关申请的交叉引用
[0001] 本申请根据35U.S.C§ 119(e)要求于提交2014年5月31日提交的名称为 "METHODSOFFILLINGHIGHASPECTRATIOFEATURESWITHFLUORINEFREETUNGSTEN" 的 美国临时专利申请No. 62/006, 117的权益，以及根据35U.S.C§ 119(e)要求于2014年11 月 4 日提交的名称为"METHODSOFFILLINGHIGHASPECTRATIOFEATURESWITHFLUORINE FREETUNGSTEN"的美国临时专利申请No. 62/075, 092的权益，两者在此通过参考引入其全 部内容并用于所有目的。
技术领域
[0002] 本发明总体上涉及半导体制造工艺，具体涉及用无氟钨填充高深宽比的特征的方 法。
【背景技术】
[0003] 使用化学气相沉积（CVD)技术的钨膜沉积是半导体制造工艺的组成部分。例如， 钨膜可以相邻金属层之间的水平互连、通孔，以及第一金属层和硅衬底上的器件之间的触 头的形式被用作为低电阻率的电气连接。在一钨沉积工艺的示例中，阻挡层被沉积在介电 衬底上，然后跟着钨膜的薄成核层的沉积。之后，剩余的钨膜被沉积在该成核层上作为体层 (bulklayer)。通常，钨体层通过在化学气相沉积工艺中用氢（?)还原六氟化钨（WF6)来 形成。
【发明内容】
[0004] 本发明描述的主题的一个方面是在衬底上沉积钨的方法。该方法包括在第一组条 件下将衬底暴露于氯化钨和还原剂以通过化学气相沉积（CVD)在衬底上的特征中沉积第 一钨层并在第二组条件下将所述衬底暴露到氯化钨和还原剂以蚀刻所述第一钨层。
[0005] 根据各种实施方式，在沉积和蚀刻操作中使用的氯化钨化合物可以是相同的或不 同的。氯化钨（WC1X)可包括沉12、1(：14、1(：1 5、1(：16、以及它们的混合物。还原剂的实例包括 氢气（?)。
[0006] 在一些实施方式中，蚀刻所述第一钨层包括非保形蚀刻，使得在特征的开口附近 的所述第一钨层的平均厚度的减小大于在特征内的第一钨层的平均厚度的减小。在一些实 施方式中，从所述第一组条件到所述第二组条件的转变包括降低温度。在一些实施方式中， 从所述第一组条件到所述第二组条件的转变包括增大WC1X通量。在一些实施方式中，从所 述第一组条件到所述第二组条件的转变包括降低室的压强。在一些实施方式中，从所述第 一组条件到所述第二组条件的转变包括提高WC1X流率。在一些实施方式中，从所述第一组 条件到所述第二组条件的转变包括提高WC1X浓度。
[0007] 所述主题的另一个方面涉及一种方法，所述方法包括将部分填充钨的特征暴露于 WC1X以去除在部分填充的特征中的钨的一部分。在一些实施方式中，也可将特征暴露于氢 气（?)。在一些实施方式中，在特征的开口附近的钨的平均厚度的减小大于在特征内的钨 的平均厚度的减小。
[0008] 本发明公开的主题的另一个方面涉及用于处理衬底的装置。该装置可以包括：（a) 一个或多个工艺室，其包括被配置成容纳衬底的基架；(b)至少一个出口；（c)偶联到一个 或多个工艺气体源的一个或多个工艺气体入口；以及（d)控制器，其用于控制所述装置中 的操作，包括机器可读指令，所述指令用于：（i)将氯化钨和还原剂引入一个或多个处理室 中的一个；以及（ii)在（i)之后，将氯化钨和还原剂引入一个或多个处理室中的一个，其 中，从（i)到（ii)的转变包括用于从沉积机制（regime)切换到蚀刻机制的指令。
[0009] 在一些实施方式中，其中所述控制器包括用于通过提高氯化钨浓度以从（i)转变 到（ii)的指令。在一些实施方式中，其中所述控制器包括用于通过降低衬底的温度以从 (i)转变到（ii)的指令。在一些实施方式中，所述控制器包括用于通过改变氯化钨以从（i) 转变到（ii)的指令。在一些实施方式中，所述控制器包括用于通过提高氯化钨流率以从 (i)转变到（ii)的指令。
[0010] 下面参照附图进一步描述这些方面和其他方面。
【附图说明】
[0011] 图1示出了根据某些实施方式在半导体处理的不同阶段期间包含高深宽比的特 征的半导体衬底的示例。
[0012] 图2是描述根据所述实施方式执行的操作的工艺流程图。
[0013] 图3A示出了在填充工艺的不同阶段的特征的横截面的一个示例的示意性表示。
[0014] 图3B示出了根据某些实施例的特征的自下而上的填充的示例。
[0015] 图4是根据某些实施方式的适合于进行钨薄膜沉积和蚀刻工艺的处理系统的示 例的示意图。
[0016] 图5是根据某些实施方式的沉积站的示例的示意图。
[0017] 图6是表示在450°C和550°C下钨（W)和氮化钛（TiN)的厚度作为用于WC16/H2暴 露的压强的函数的压强曲线图。
[0018] 图7是示出CVD沉积速率和蚀刻转变作为WCljPWC16的前体浓度的函数的曲线 图。
【具体实施方式】
[0019] 在接下来的描述中，许多具体细节被阐述以提供对所呈现的实施方式的透彻理 解。所公开的实施方式可在没有这些具体细节中的一些或全部的情况下被实施。另一方面， 公知的工艺操作没有被详细描述以免不必要地模糊所公开的实施方式。虽然所公开的实施 方式将结合【具体实施方式】进行描述，但应当理解，这并非意图限制所公开的实施方式。
[0020] 半导体器件制造往往涉及钨膜的沉积，尤其是在沟槽或通孔中，以形成互连。在沉 积钨膜的常规方法中，成核钨层首先被沉积到通孔或触头中。通常，成核层是薄保形层，用 于促进体材料在其上面的后续形成。钨成核层可被沉积为保形地涂覆特征的侧壁和底部。 与底下特征的底部和侧壁保形对支撑高品质的沉积而言可能是关键的。成核层往往利用原 子层沉积（ALD)方法或脉冲成核层（PNL)方法进行沉积。
[0021] 在PNL技术中，反应剂的脉冲按顺序注入并典型地通过反应剂之间的吹扫气体 (purgegas)的脉冲而从反应室清除。第一反应剂可被吸附到衬底上，可用于与下一反应 剂反应。该工艺以循环方式重复，直到达到希望的厚度。PNL类似于ALD技术。PNL通常与 ALD的区别在于它的较高的操作压强范围（大于1乇（Torr))和它的较高的每循环生长速 率（大于每循环1单层膜生长）。PNL沉积过程中的室压可在从约1乇至约400乇的范围。 在本文所提供的描述的上下文中，PNL广泛地体现了顺序添加用于半导体衬底上的反应的 反应剂的任何循环工艺。因此，该概念体现通常称为ALD的技术。
[0022] 在钨成核层被沉积之后，通常通过非顺序的化学气相沉积（CVD)工艺，通过使用 诸如氢（?)之类的还原剂还原六氟化钨（WF6)来沉积体钨。在公开的实施方式的上下文中， 非顺序的CVD体现在其中反应物一起被引入到反应器中用于气相反应的工艺。PNL和ALD 工艺不同于CVD工艺，反之亦然。
[0023] 钨的常规沉积涉及了含氟钨前体WF6的使用。然而，WF6的使用导致一些氟掺进所 沉积的钨膜中。随着器件缩小，特征变得越来越小且电迀移和离子扩散的有害影响变得越 来越突出，从而引起器件故障。氟的存在可引起电迀移和/或氟扩散到相邻部件中以及损 害触头，从而降低器件的性能。含微量氟的钨膜可由此产生集成和可靠性问题，以及与底下 的膜或器件结构（比如通孔和栅）相关的器件性能问题。
[0024] 无氟钨（FFW)前体对防止这种可靠性和集成问题或器件性能问题是有用的。目前 的FFW前体包括金属有机前体，但来自金属有机前体的不希望有的微量元素也会被掺入妈 膜中，比如碳、氢、氮和氧。一些金属有机无氟前体还不易在钨沉积工艺中实施或集成。
[0025] 在此公开的方法涉及用无氟钨（FFW)填充特征。在一些实施方式中，提供了使用 无氟氯化钨（WC1X)前体的钨膜的良好的台阶覆盖。该工艺通过先执行局部沉积，蚀刻，然后 用第二沉积物完成填充，可实现FFW膜以及高深宽比的沟槽的填充。在一些实施方式中，这 可以使用WC1XK作为沉积前体又作为蚀刻剂，仅通过将工艺条件从沉积条件改变成蚀刻条 件，在单个室中原位实现。在一些实施方式中，可以执行多个沉积-蚀刻循环以填充特征。
[0026] 用含钨材料填充特征可导致填充的特征内缝的形成。当被沉积在特征的侧壁上的 层变厚到通过形成夹点而封闭的程度，会形成缝；在该点下方的任何空隙空间与处理室的 环境隔离。这种夹断防止前体和/或其它反应物进入剩余的空隙空间，并且它们保持未填 充。空隙空间可以是沿特征的深度方向在整个填充特征的一部分上延伸的细长的缝。这个 空隙空间或缝由于其形状有时也被称为锁孔。
[0027] 缝的形成存在多个潜在的原因。一个原因是在含钨材料的沉积期间，或更典型地 在其他材料（如扩散阻挡层或成核层）的沉积期间，特征开口附近形成突出部分。图1示 出了根据某些实施方式在不同阶段的半导体处理期间包含高深宽比特征的半导体衬底的 示例。第一横截面101示出了具有预形成的特征孔105的衬底103。衬底可以是硅晶片， 例如，200毫米的晶片，300毫米的晶片，或450毫米晶片。特征孔105可具有至少约2 : 1 的深宽比，或者在更具体的实施方式中，具有至少约4 : 1的深宽比。如下面进一步讨论 的，本文公开的方法可以用于填充具有高得多的深宽比的特征，例如，至少12 : 1，或至少 30 : 1。特征孔105也可具有接近介于约10纳米至500纳米之间的开口（例如，开口直径， 线宽等）的横截面尺寸