后道互连中实现空气隙的方法
【技术领域】
[0001] 本发明涉及半导体技术领域，具体涉及一种后道互连中实现空气隙的方法。
【背景技术】
[0002] 随着集成电路工艺的不断发展和进步，半导体制程关键尺寸的不断缩小，芯片上 互连线的截面积和线间距离持续下降。增加的互连线电阻R和寄生电容C使互连线的时间 常数RC大幅度提高。因此，互连线的时间常数RC在集成电路延迟中所占的比例越来越大， 成为限制互连速度的主要原因。在0. 13um制程以上，半导体通常采用铝作为后道连线的金 属材料。然而进入到90nm及其以下制程时，随着互连层数和长度的迅速增加以及互连宽度 的减小，A1连线的电阻增加，导致互连时间延迟，信号衰减及串扰增加，同时电迀移和应力 效应加剧，严重影响了电路的可靠性。而金属铜具有更小的电阻率和电迀移率，因此，铜成 为深亚微米时代的后道金属的首选金属材料。此外，选择K值较低的介质材料也可以有效 的降低RC，从而提高器件的响应速度等参数。
[0003] 一般来说，常用的TE0S(正硅酸乙酯）氧化膜，其K值约为3. 9~4. 2,可满足 0· 13um及其以上技术代工艺要求。90nm工艺后道互连，通常使用低K介质FSG(掺氟硅玻 璃），其K值约为3. 5~3. 8。在65nm及其以下时，常用的低K介质材料是BDI和BDII，BDI 和BDII是由C、H、0、Si等元素组成的介质材料，其K值为2. 5~3. 3,其中BDII是BDI的 优化版，具有较低的K值。随着半导体技术的不断发展，BDII已不能满足如32nm，28nm等 技术代的工艺要求。因此，空气隙的概念应运而生。由于空气的K值为1，所以能很好的降 低RC。然而，空气隙的机械强度无法支撑整个结构，因此将低K介质材料部分空气隙化，不 仅能够将整体的K值降低，还能够具有足够的机械强度来支撑整个结构。
【发明内容】
[0004] 为了克服以上问题，本发明旨在提供一种后道互连中实现空气隙的方法，通过在 通孔的形成过程中增大通孔的尺寸，在氮化硅沉积的厚度为通孔尺寸增加的厚度的一半， 从而确保了在后续填充金属的目标尺寸不变的前提下，实现填充金属两侧的空气隙。
[0005] 为了实现上述目的，本发明提供了一种后道互连中实现空气隙的方法，其包括以 下步骤：
[0006] 步骤01 :设定待形成的通孔、填充金属的目标尺寸值；
[0007] 步骤02:在一半导体衬底上依次形成低K介质层和硬掩膜层；
[0008] 步骤03:在所述硬掩膜层中刻蚀出通孔图形；所述通孔图形的尺寸大于所述通孔 的目标尺寸值；
[0009] 步骤04:以所述硬掩膜层为掩膜，在所述硬掩膜层的所述通孔图形下方的所述低 K介质层中形成通孔结构；所述通孔结构的尺寸与所述通孔图形的相同；
[0010] 步骤05 :在所述通孔结构的底部、侧壁以及非通孔区域的所述硬掩膜层表面沉积 氮化硅薄膜；所述通孔图形的尺寸和所述通孔的目标尺寸值之差的一半等于所述氮化硅薄 膜的厚度；
[0011] 步骤06 :经刻蚀去除所述通孔结构底部和所述非通孔区域的所述硬掩膜层表面 的所述氮化硅薄膜，保留所述通孔结构侧壁的所述氮化硅薄膜；
[0012] 步骤07 :在所述通孔结构内填充金属，并平坦化处理所述填充金属顶部直至与所 述硬掩膜层表面齐平；所述填充金属的尺寸等于所述填充金属的目标尺寸值；
[0013] 步骤08 :采用湿法刻蚀去除所述通孔结构侧壁的所述氮化硅薄膜，从而在所述通 孔结构侧壁和所述通孔结构中的填充金属之间形成空气隙。
[0014] 优选地，所述步骤02中，所述硬掩膜层的材料包括金属或合金。
[0015] 优选地，所述步骤02中，所述硬掩膜层包括下层SiON和上层TiN。
[0016] 优选地，所述步骤07之后，且在所述步骤08之前，还包括：去除所述上层TiN，保 留所述下层SiON;所述步骤08中，还包括同时湿法刻蚀掉所述下层SiON。
[0017] 优选地，所述步骤03中，包括：经光刻和刻蚀工艺在所述硬掩膜层中形成通孔图 形，所述光刻和刻蚀工艺中所述通孔图形的尺寸比目标尺寸值增加10~40%。
[0018] 优选地，所述步骤04中，包括：采用干法刻蚀形成所述通孔结构，然后，湿法清洗 去除所述干法刻蚀产生的聚合物副产物。
[0019] 优选地，所述步骤08中，所述湿法刻蚀采用的药液为Η3Ρ04，或者为H2S〇dPΗ202的 混合液。
[0020] 优选地，所述湿法刻蚀采用的药液为氏?04时，所采用的温度为150~170°C，刻蚀 速率为110~150A/min。
[0021 ] 优选地，所述湿法刻蚀采用的药液为H2S0jPΗ202的混合液时，Η#04与Η202的体积 比值为1~10,所采用的温度为80~120°C。
[0022] 优选地，所述低K介质层的材料为BD或者BDII。
[0023] 本发明的后道互连中实现空气隙的方法，在通孔的形成过程中增大通孔的尺寸， 氮化硅沉积的厚度等于通孔尺寸增加的厚度的一半，确保了通孔中填充金属的尺寸为目标 尺寸，并且采用湿法刻蚀工艺去除氮化硅，可以减少对填充金属和整个半导体衬底的损伤。
【附图说明】
[0024] 图1为本发明的一个较佳实施例的后道互连中实现空气隙的方法的流程示意图
[0025] 图2-10为本发明的一个较佳实施例的后道互连中实现空气隙的方法的各个步骤 所对应的截面结构示意图
【具体实施方式】
[0026] 为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一 步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也 涵盖在本发明的保护范围内。
[0027] 以下结合附图1-10和具体实施例对本发明的后道互连中实现空气隙的方法作进 一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方 便、清晰地达到辅助说明本实施例的目的。
[0028] 本实施例中，请参阅图1，后道互连中实现空气隙的方法，包括以下步骤：
[0029] 步骤01 :设定待形成的通孔、填充金属的目标尺寸值；
[0030] 具体的，通孔的目标尺寸值和填充金属的目标尺寸值应当相同，因为填充金属填 充于通孔中。
[0031] 步骤02 :请参阅图2,在一半导体衬底上依次形成低K介质层和硬掩膜层；
[0032] 具体的，低K介质层1的材料可以为BD或者BDII，硬掩膜层的材料包括金属或合 金，本实施例中，硬掩膜层包括下层SiON2和上层TiN3,其中，可以采用物理气相沉积法 来生长上层TiN3,以及采用化学气相沉积法来生长下层SiON2,较佳的，上层TiN3的厚 度可以为100~250人;下层SiON2的厚度可以为200~500A。
[0033] 步骤03 :请参阅图3,在硬掩膜层中刻蚀出通孔图形；通孔图形的尺寸大于通孔的 目标尺寸值；
[0034] 具体的，可以包括：首先，在上层TiN3上涂覆光刻胶，经光刻在光刻胶中形成通 孔图形，其中通孔图形的尺寸比目标尺寸值增加一定的范围，用于后续生长氮化硅层，从而 确保后续的填充金属的尺寸与填充金属的目标尺寸值相同。然后，采用刻蚀工艺在上层TiN 3和下层SiON2中形成通孔图形，刻蚀工艺中通孔图形的尺寸与光刻胶中的相同，较佳的， 光刻工艺和刻蚀工艺中的通孔图形的尺寸比目标尺寸值增加10~40%，以确保后续氮化 硅沉积时具有良好的填充能力。
[0035] 步骤04 :请参阅图4,以硬掩膜层为掩膜，在硬掩膜