基板的制作方法
【技术领域】
[0001] 本发明涉及一种在其上具有介电膜的基板，在该基板上沉积介电膜的方法以及相 关的装置。
【背景技术】
[0002] 许多装置是通过在诸如硅晶片的基板上建立多个薄的介电层、半导电层以及金属 层来制成。然而，这些层的沉积导致积聚应力。在每个阶段产生的净应力导致了在后续处 理步骤中的限制。例如，产生的净应力可导致晶片的翘曲，而该翘曲由于处理问题最终可导 致晶片损耗。再一问题是层的开裂，而层的开裂又导致产率降低和晶片损耗。晶片经受的 净应力可为拉伸应力或压缩应力。
[0003] 在半导体晶圆制造中的标准惯例是尽量最大限度地降低晶片的翘曲。另一标准惯 例是尽量在不产生裂纹的情况下来沉积层。为了最大限度地降低晶片的扭曲，已知的是通 过处理，诸如离子轰击或过程化学将沉积膜内的内应力减少到可接受的水平。可替代地，可 对层进行选择以补偿在底层膜中的应力。例如，已知的是，将经受压缩应力的膜沉积在经 受拉伸应力的膜的顶部。然而，这些现有技术有它们的局限性。用于控制膜内应力的典型 方法是等离子体条件，其影响诸如沉积速率和RF偏压的净生长速率，选定的材料的内在特 性，沉积温度和膜的厚度。然而，装置设计对这些参数中的许多都产生限制，并且这些限制 的结果是需要新的方法来提供一些新的先进的装置。
[0004] 在制造高功率、高电压电容器装置中遇到了其它问题。这类型的装置通常需要将 聚酰亚胺集成到装置中。虽然聚酰亚胺带来了很多好处，但是也带来了与使用该材料相关 的一些不良的限制。通常情况下，所沉积的聚酰亚胺膜的厚度被限制为小于10微米。这转 而就限制了电压，并且因此限制了能够施加至该装置的电场。此外，聚酰亚胺具有相对低的 热预算。聚酰亚胺的固化温度为280°C。因此，任何介电隔离层必须与该温度限制相兼容。 实际上，这就意味着，与沉积隔离层相关的温度应当不超过280°C。通常，二氧化硅被用作隔 尚层。
[0005] 这就需要能够在比目前能够实现的更高电压来操作未来的装置。特别希望的是， 提供一种二氧化硅隔离层，该二氧化硅隔离层具20微米或以上的厚度，以能够满足利用聚 酰亚胺的新装置的要求。然而，目前无法在温度280°C或更低的温度下沉积这种厚的均匀的 二氧化硅层。这是因为膜中应力的产生会导致这些层开裂。
【发明内容】
[0006] 在本发明的至少一些实施方式中，解决了上述问题和需求。具体地，在本发明的 至少一些实施方式中，提供了厚的二氧化硅膜，该厚的二氧化硅膜可具有大于20微米的厚 度。该膜在沉积后能够表现出优异的电泄漏和很少或没有裂纹。该膜在零应力，或在可用 于补偿在装置中别处显示应力的所需应力下进行沉积。
[0007] 根据本发明的第一方面，提供了一种在其上具有介电膜的基板，其中，该介电膜包 括介电材料的至少四个堆叠的层；所述堆叠的层包括经受压缩应力的压缩性层，以及经受 拉伸应力的拉伸性层；并且存在至少两个间隔开的拉伸性层，该至少两个间隔开的拉伸性 层中的每一个均与一个或多个压缩性层相邻。
[0008] 该介电膜可具有10微米或以上的厚度。优选地，该介电膜具有15微米或以上的 厚度。更优选地，该介电膜具有20微米或以上的厚度。通过本发明提供的相对较厚的介电 膜可被用作经受高压的装置中的隔离膜。
[0009] 介电材料可为二氧化硅。然而，也可使用其它介电材料（例如其它硅氧化物）来 代替。
[0010] 所述介电膜可包括至少10层的介电材料。优选地，介电膜包括至少12层的介电 材料。更优选地，介电膜包括至少15层的介电材料。进一步更优选地，该介电膜包括至少 20层的介电材料。令人惊喜地是，已经发现，使用相对大数量的层可导致改进的抗开裂性。
[0011] 该介电膜的每个介电层可具有在0.3微米至5微米范围内的厚度。优选地，该介 电膜的每个介电层可具有在〇. 3微米至2. 5微米范围内的厚度。
[0012] 每个拉伸性层可具有在0. 3微米至1. 5微米范围内的厚度。
[0013] 每个拉伸性层可具有在1. 0微米或以下的厚度。
[0014] 该基板可包括聚酰亚胺层。介电膜可被沉积在该聚酰亚胺层上。该聚酰亚胺层可 被设置在半导体晶片（诸如硅晶片）上。
[0015] 该基板可形成为包括至少一个半导体部件的装置的一部分或装置的前体。该基板 可包括半导体晶片，诸如硅晶片。介电膜可直接沉积在半导体晶片上。可替代地，介电层可 沉积在基板的附加元件，如介电层、半导电层或金属层上。在一些实施方式中，附加元件可 为聚酰亚胺层或其它聚合物层。
[0016] 介电膜可以包括至少三个拉伸性层。优选地，介电装置包括至少四个拉伸性层。更 优选地，介电装置包括至少八个拉伸性层。已经发现，包括相对较多拉伸性层的介电膜，且 所述介电膜包括相对较大数量的层，能够表现出优异的抗开裂性，尤其在当这些层相对较 薄时。具有2. 5微米或以下厚度的层可被认为是相对较薄的。
[0017] 至少一些相邻的压缩性层和拉伸性层可通过介电材料的过渡区而间隔开。在一些 实施方式中，所有相邻的压缩性层和拉伸性层通过介电材料的过渡区而间隔开。过渡区经 受可变应力，该可变压力从经受拉伸应力的与拉伸性层相接触的过渡区的区域变化至经受 压缩应力的与压缩性层相接触的过渡区的区域。在相邻的压缩性层和拉伸性层之间使用过 渡区可导致抗开裂性的进一步改善。过渡区经受的平均应力可为零或接近零。
[0018] 这些过渡区可具有在20nm至100nm范围内的厚度。优选地，这些过渡区具有在 30nm至75nm范围内的厚度。最优选地，这些过渡区具有约50nm的厚度。
[0019] 与基板直接接触的层以及所述膜的最上层可为压缩性层。至少一半的层可经受具 有大于25MPa模量的应力。应该理解的是，这意味着该层可为经受大于+25MPa模量的应力 的拉伸性层，或为经受大于25MPa压缩应力（即，比-25MPa更负的应力）的压缩性层。至 少一半的层可经受具有大于90MPa模量的应力。至少一半的层可经受具有大于120MPa模 量的应力。至少一半的层可经受具有约150MPa模量的应力。
[0020] 在一些实施方式中，至少90%的层经受具有大于251^，优选大于901^，更优选 大于120MPa，最优选约150MPa模量的应力。令人惊喜地，已经发现，由经受相对较高应力的 层组成的介电膜具有改进的性质，诸如改进的抗开裂性。由于在这些实施方式中，在相邻的 压缩性层和拉伸性层之间存在相对较高的应力差，所以效果是出人意料的。
[0021] 该介电膜可具有零净应力。可替代地，该介电膜可经受用于至少部分补偿基板中 弯曲的净应力。有利地是，本发明可提供一种介电膜，该介电膜根据所需应用而经受所需净 应力。
[0022] 该介电膜可经受具有小于lOOMPa模量的净应力。该介电膜可经受具有小于60MPa 模量的净应力。
[0023] 该介电膜可经受净压缩应力。可替代地，该介电膜可经受净拉伸应力。
[0024] 根据本发明的第二方面，一种在基板上沉积介电膜的方法，该方法包括以下步 骤：
[0025] 在基板上沉积一层介电材料；以及
[0026] 至少沉积另外的三层所述介电材料以提供介电膜，该介电膜包括所述介电材料的 至少四个堆叠的层；
[0027] 其中，所述堆叠的层包括经受压缩应力的压缩性层，以及经受拉伸应力的拉伸性 层，并且这些层被沉积为使得存在有至少两个间隔开的拉伸性层，该至少两个间隔开的拉 伸性层中的每一个均与一个或多个压缩性层相邻。
[0028] 这些层可被沉积为使得介电膜具有10微米或以上的厚度。这些层可被沉积为使 得介电膜具有15微米或以上的厚度。这些层可被沉积为使得介电膜具有20微米或以上的 厚度。
[0029] 所述介电材料可为二氧化硅。
[0030] 可在腔室中沉积一个多层子单元。在沉积该多层子单元之后，可进行腔室回蚀步 骤（chambere