垂直全环栅器件系统及其制造方法
【技术领域】
[0001]本发明描述的技术一般地涉及半导体器件，并且更具体地，涉及半导体器件的制造。
【背景技术】
[0002]随着半导体器件的部件尺寸的不断缩小(如，进入亚50nm领域)，在传统的平面器件中诸如短沟道效应和差的亚阈值特性的多种问题通常变得很严重。需要具有增强性能的诸如全环栅(GAA)器件的新颖的器件几何构型，以朝向更大的封装密度的器件和电路的方向发展。
【发明内容】
[0003]为了解决现有技术中所存在的缺陷，根据本发明的一方面提供了一种在衬底上制造纳米线器件的方法，所述方法包括:在衬底上形成纳米线，所述纳米线相对于所述衬底基本上垂直延伸，并且所述纳米线设置在顶部源极/漏极区和底部源极/漏极区之间；在所述底部源极/漏极区上形成第一介电材料；在所述第一介电材料上形成第二介电材料；执行第一蚀刻工艺，以去除部分所述第一介电材料和部分所述第二介电材料，以暴露部分所述底部源极/漏极区；执行第二蚀刻工艺，以去除所述第一介电材料的位于所述第二介电材料下面的一部分，以进一步地暴露所述底部源极/漏极区；在所述暴露的底部源极/漏极区上形成第一含金属材料；以及对所述第一含金属材料和所述底部源极/漏极区执行退火，以形成底部接触区。
[0004]在该方法中，在所述第二蚀刻工艺期间，所述第一介电材料具有第一蚀刻速率；以及在所述第二蚀刻工艺期间，所述第二介电材料具有第二蚀刻速率，所述第二蚀刻速率小于所述第一蚀刻速率。
[0005]在该方法中，所述第一介电材料包括氧化物；以及所述第二介电材料包括以下材料中的一种或多种:氮化硅(SiN)、碳氮化硅(SiCN)、碳化硅(SiC)、碳氧化硅(S1C)和碳氮氧化娃(S1CN)。
[0006]在该方法中，通过离子注入几乎同时形成所述顶部源极/漏极区和所述底部源极
/漏极区。
[0007]在该方法中，在所述离子注入之后形成所述第一介电材料。
[0008]该方法还包括:在所述纳米线上形成栅极介电材料；以及在所述栅极介电材料上形成导电材料；其中，基于所述第一介电材料和所述第二介电材料形成隔离层，以将所述导电材料与所述底部源极/漏极区分离。
[0009]该方法还包括:在所述顶部源极/漏极区上形成第二含金属材料；以及对所述第二含金属材料和所述顶部源极/漏极区执行退火，以形成顶部接触区。
[0010]在该方法中，所述衬底包括以下材料中的一种或多种:娃、硅锗、锗和ΙΙΙ-ν族材料。[0011 ] 在该方法中，通过沉积形成所述第一含金属材料。
[0012]在该方法中，通过硅化工艺形成所述底部接触区。
[0013]根据本发明的另一方面，提供了一种在衬底上制造纳米线器件的方法，所述方法包括:在衬底上形成纳米线，所述纳米线相对于所述衬底基本上垂直延伸，并且所述纳米线设置在顶部源极/漏极区和底部源极/漏极区之间；在所述纳米线上形成栅极介电材料；在所述栅极介电材料上形成导电材料；在所述顶部源极/漏极区上形成第一含金属材料；对所述第一含金属材料和所述顶部源极/漏极区执行退火，以形成顶部接触区；在所述底部源极/漏极区上形成第二含金属材料；以及对所述第二含金属材料和所述底部源极/漏极区执行退火，以形成底部接触区。
[0014]在该方法中，在所述底部源极/漏极区上形成第二含金属材料包括:在所述底部源极/漏极区上形成第一介电材料；在所述第一介电材料上形成第二介电材料；执行第一蚀刻工艺，以去除部分所述第一介电材料和部分所述第二介电材料，从而暴露部分底部源极/漏极区；执行第二蚀刻工艺，以去除所述第一介电材料的位于所述第二介电材料下面的一部分，以进一步地暴露所述底部源极/漏极区；以及在所述暴露的底部源极/漏极区上形成所述第二含金属材料。
[0015]在该方法中，在所述第二蚀刻工艺期间，所述第一介电材料具有第一蚀刻速率；以及在所述第二蚀刻工艺期间，所述第二介电材料具有第二蚀刻速率，所述第二蚀刻速率小于所述第一蚀刻速率。
[0016]在该方法中，所述第一介电材料包括氧化物；以及所述第二介电材料包括以下材料中的一种或多种:氮化硅(SiN)、碳氮化硅(SiCN)、碳化硅(SiC)、碳氧化硅(S1C)和碳氮氧化娃(S1CN)。
[0017]在该方法中，通过离子注入几乎同时形成所述顶部源极/漏极区和所述底部源极
/漏极区。
[0018]在该方法中，所述衬底包括以下材料中的一种或多种:娃、硅锗、锗和II1-V族材料。
[0019]在该方法中，通过沉积形成所述第二含金属材料。
[0020]在该方法中，通过硅化工艺形成所述底部接触区。
[0021]根据本发明的又一方面，提供了一种结构，包括:第一纳米线，形成在衬底上，所述第一纳米线相对于所述衬底基本上垂直延伸，并且所述第一纳米线设置在第一顶部源极/漏极区和第一底部源极/漏极区之间；第二纳米线，形成在所述衬底上，所述第二纳米线相对于所述衬底基本上垂直延伸，并且所述第二纳米线设置在第二顶部源极/漏极区和第二底部源极/漏极区之间；浅沟槽隔离(STI)结构，形成在所述第一底部源极/漏极区和所述第二底部源极/漏极区之间；第一接触区，形成在所述第一底部源极/漏极区上，其中，所述第一接触区邻近所述STI结构上的第一含金属材料；以及第二接触区，形成在所述第二底部源极/漏极区上，其中，所述第二接触区邻近所述第一含金属材料。
[0022]在该结构中，通过硅化工艺形成包括所述第一底部源极/漏极区和第二含金属材料的所述第一接触区；通过硅化工艺形成包括所述第二底部源极/漏极区和所述第二含金属材料的所述第二接触区；以及所述第一含金属材料对应于所述硅化工艺之后剩余的第二含金属材料的部分。
【附图说明】
[0023]当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
[0024]图1示出了根据一些实施例的全环栅(GAA)器件结构的示图。
[0025]图2示出了根据一些实施例的纳米线晶体管的示例性示图。
[0026]图3(A)至图8(E)示出了根据一些实施例的在衬底上制造多个纳米线晶体管的工艺的示例性示图，其中，在工艺的前期阶段，在该衬底上形成底部源极/漏极接触区。
[0027]图9㈧至图11(E)示出了根据一些实施例的在衬底上制造多个纳米线晶体管的另一工艺的示例性示图，其中，在工艺的后期阶段，在衬底上形成底部源极/漏极接触区。
[0028]图12(A)和图12(B)分别示出了根据一些实施例的形成于制造工艺的前期阶段的底部源极/漏极接触区和形成于制造工艺的后期阶段的底部源极/漏极接触区的示例性示图。
[0029]图13示出了根据一些实施例的形成纳米线器件的底部源极/漏极接触区的示例性流程图。
[0030]图14示出了根据一些实施例的形成纳米线器件的底部源极/漏极接触区的另一示例性流程图。
【具体实施方式】
[0031]以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同部件。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0032]此外，为了便于描述，本文中可以使用诸如“在…上”、“在…中”、等空间关系术语以描述如图所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间关系术语意欲包括使用或操作过程中的器件的不同方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可同样地作相应地解释。
[0033]图1示出了根据一些实施例的全环栅(GAA)器件结构的示例性示图。如图1所示，GAA器件结构10包括栅极层12和沟道结构14，其中栅极层12围绕沟道结构14。具体地，可实施GAA器件结构10，以制造诸如纳米线晶体管的GAA器件。
[0034]图2示出了根据一些实施例的纳米线晶体管的示例性示图。如图2所示，形成纳米线10