第一层间绝缘层120中的源极凹槽。源极线 SL可以在第二方向D2上平行地延伸。每条源极线SL可以包括掺杂有掺杂剂的半导体材 料（例如，掺杂的硅）、金属（例如，钨、铝、钛和/或钽）、导电的金属氮化物（例如，钛氮化 物、钽氮化物和/或钨氮化物）和/或金属-半导体化合物（例如，金属硅化物）中的至少 一种。每条源极线SL可以共同电连接到布置在第二方向D2上的第一掺杂区111。第一接 触插塞122可以设置在形成于第一层间绝缘层120中的第一接触孔中从而分别连接到第二 掺杂区112。第一接触插塞122可以由与源极线SL相同的材料形成。源极线SL的顶表面 和第一接触插塞122的顶表面可以与第一层间绝缘层120的顶表面实质上共平面。
[0091] 盖绝缘层124可以设置在第一层间绝缘层120上。盖绝缘层124可以覆盖源极线 SL的顶表面。盖绝缘层124可以由相对于第一层间绝缘层120具有蚀刻选择性的绝缘材料 形成。在一些实施方式中，第一层间绝缘层120可以由例如硅氧化物形成，盖绝缘层124可 以由例如硅氮化物和/或硅氮氧化物形成。
[0092] 第二层间绝缘层130可以设置在盖绝缘层124上。第二层间绝缘层130可以由例 如硅氧化物形成。
[0093] 第二接触插塞132可以顺序地穿过第二层间绝缘层130和盖绝缘层124。第二接 触插塞132可以分别通过第一接触插塞122电连接到第二掺杂区112。在一些实施方式中， 欧姆图案（未示出）可以设置在第二接触插塞132和第一接触插塞122之间、在第一接触 插塞122和第二掺杂区112之间、以及在源极线SL和第一掺杂区111之间。欧姆图案可以 包括金属-半导体化合物（例如，金属硅化物诸如钴硅化物或钛硅化物）。
[0094] 多个存储元件ME可以设置在第二层间绝缘层130上。每个存储元件ME可以包括 底部电极BE、磁隧道结MTJ和顶部电极TE。更详细地，磁隧道结MTJ可以具有图8中示出 的结构。图10的部分"A"对应于图8的部分"A"。磁隧道结MTJ可以包括下磁性导电图案 MSI和上磁性导电图案MS2。如图8所示，隧穿势皇图案TBL设置在下磁性导电图案MSI和 上磁性导电图案MS2之间。磁性恢复图案RL可以设置在下磁性导电图案MSI和隧穿势皇 图案TBL之间。可选地，磁性恢复图案RL和下磁性导电图案MSI可以构成如参照图8描述 的一个联合体。
[0095] 在一些实施方式中，下磁性导电图案MSI和上磁性导电图案MS2的每个可以具有 通过图案化工艺形成的岛形状。具有岛形状的下磁性导电图案MSI和上磁性导电图案MS2 可以垂直地交叠每个第二接触插塞132。
[0096] 第三层间绝缘层140可以形成在第二层间绝缘层130上并可以与底部电极BE的 侧壁和下磁性导电图案MSI的侧壁接触。第四层间绝缘层150可以形成在第三层间绝缘层 140上并可以与上磁性导电图案MS2的侧壁和顶部电极TE的侧壁接触。第四层间绝缘层 150可以暴露顶部电极TE的顶表面。
[0097] 位线BL可以设置在第四层间绝缘层150上。位线BL可以在第一方向D1上延伸。 位线BL可以共同连接到在第一方向D1上布置的多个存储元件ME。接触插塞可以不存在于 位线BL与每个存储元件ME之间。因此，磁存储器件的制造工艺可以被简化并且位线BL与 每个存储元件ME之间的接触电阻可以降低。此外，位线BL与存储元件ME之间的接触电阻 的分散（dispersion)可以减少。
[0098] 图11至图13、图14A和图15A是与图9的线I-Ι和ΙΙ-ΙΓ相对应的截面图，用于 示出根据本发明构思的一些实施方式的形成磁存储器件的方法。
[0099] 参照图9和图11，提供基板100。基板100可以是娃基板、错基板和/或娃错基板。 基板100可以具有第一导电类型。
[0100] 器件隔离图案101可以形成在基板100中以限定有源线图案ALP。有源线图案ALP 可以沿图9的第一方向D1平行地延伸。器件隔离图案101可以利用浅沟槽隔离（STI)技 术形成。
[0101] 有源线图案ALP和器件隔离图案101可以被图案化以形成在图9的第二方向D2 上彼此平行地延伸的栅凹入区域103和隔离凹入区域104。隔离凹入区域104可以将每个 有源线图案ALP划分成多个有源图案CA。栅凹入区域103可以交叉有源图案CA。栅凹入 区域103和隔离凹入区域104的每个的深度可以小于器件隔离图案101的深度。
[0102] 单元栅电介质层105可以形成在每个栅凹入区域103的内表面上以具有实质上均 一的厚度。隔离栅电介质层106可以形成在每个隔离凹入区域104的内表面上以具有实质 上均一的厚度。在一些实施方式中，单元栅电介质层105和隔离栅电介质层106可以被同 时形成。单元栅电介质层105和隔离栅电介质层106可以是通过热氧化基板100而形成的 硅氧化物层。可选地，单元栅电介质层105和隔离栅电介质层106可以包括硅氧化物、硅氮 化物、硅氮氧化物和/或高k电介质（例如，绝缘的金属氧化物诸如铪氧化物或铝氧化物） 中的至少一种。
[0103] 随后，可以形成第一导电层以填充栅凹入区域103和隔离凹入区域104。第一导电 层可以包括掺杂有掺杂剂的半导体材料（例如，掺杂的硅）、金属（例如，钨、铝、钛和/或 钽）、导电的金属氮化物（例如，钛氮化物、钽氮化物和/或钨氮化物）和/或金属-半导体 化合物（例如，金属硅化物）中的至少一种。第一导电层可以被蚀刻以在每个栅凹入区域 103中形成字线以及在每个隔离区104中形成隔离线IL。字线WL的顶表面和隔离线IL的 顶表面可以凹入得低于基板100的顶表面。
[0104] 栅掩模图案108可以形成在字线WL和隔离线IL上以填充栅凹入区域103和隔离 凹入区域104。栅掩模图案108可以包括硅氧化物、硅氮化物和硅氮氧化物中的至少一种。
[0105] 不同于第一导电类型的第二导电类型的掺杂剂可以被注入到字线WL两侧的有源 图案CA中以形成第一掺杂区111和第二掺杂区112。第一和第二掺杂区111和112的底表 面可以高于字线WL和隔离线IL的底端。
[0106] 参照图9和图12,第一层间绝缘层120可以形成在基板100上。例如，第一层间 绝缘层120可以由硅氧化物形成。第一层间绝缘层120可以被图案化以形成单元孔和源极 槽。
[0107] 可以形成第二导电层以填充单元孔和源极槽。第二导电层可以包括掺杂有掺杂 剂的半导体材料（例如，掺杂的硅）、金属（例如，钨、铝、钛和/或钽）、导电的金属氮化物 (例如，钛氮化物、钽氮化物和/或钨氮化物）和金属-半导体化合物（例如，金属硅化物） 中的至少一种。第二导电层可以被平坦化直到暴露第二层间绝缘层120,因此第一接触插 塞122可以形成在单元孔中并且源极线SL可以形成在源极槽中。第一接触插塞122可以 连接到第二掺杂区112。源极线SL可以连接到第一掺杂区111。在一些实施方式中，欧姆 图案（未示出）可以形成在源极线SL和第一掺杂区111之间以及在第一接触插塞122和 第二掺杂区112之间。欧姆图案可以包括金属-半导体化合物（例如，金属硅化物诸如钴 硅化物和/或钛硅化物）。
[0108] 接着，盖绝缘层124可以形成在第一层间绝缘层120、第一接触插塞122和源极线 SL上。盖绝缘层124可以由硅氮化物和/或硅氮氧化物中的至少一种形成。
[0109] 参照图9和图13,第二层间绝缘层130可以形成在盖绝缘层124上。第二层间绝 缘层130可以由硅氧化物形成。第二接触插塞132可以形成为顺序地穿过第二层间绝缘层 130和盖绝缘层124。第二接触插塞132可以通过与形成第一接触插塞122的方法类似的 方法形成。第二接触插塞132可以由与第一接触插塞122相同的材料形成。第二接触插塞 132可以连接到第一接触插塞122从而分别电连接到第二掺杂区112。在一些实施方式中， 欧姆图案（未示出）可以形成在第二接触插塞132和第一接触插塞122之间。欧姆图案可 以包括金属-半导体化合物（例如，金属硅化物诸如钴硅化物和/或钛硅化物）。
[0110] 参照图9和图14A，底部电极BE和下磁性导电图案MSI可以形成在第二层间绝缘 层130上。底部电极BE可以包括导电的金属氮化物（例如，钛氮化物或钽氮化物）、过渡 金属（例如，钛或钽）和稀土金属（例如，钌或铂）中的至少一种。下磁性导电图案MSI 可以具有平行于基板1〇〇的顶表面的磁化方向。在此情形下，下磁性导电图案MSI可以包 括铁和钴中的至少一种。例如，下磁性导电图案MSI可以包括钴-铁-硼（CoFeB)、铁-硼 (FeB)、钴-铁（CoFe)、钴-铁-铂（CoFePt)、钴-铁-钯（CoFePd)、钴-铁-铬（CoFeCr)、 钴-铁-铽（CoFeTb)、钴-铁-钆（CoFeGd)和/或钴-铁-镍（CoFeNi)中的至少一种。 在一些实施方式中，下磁性导电图案MSI的磁化方向可以实质上垂直于基板100的顶表面。 在此情形下，下磁性导电图案MSI可以包括垂直磁性材料（例如，CoFeTb、CoFeGd、CoFeDy和 /或CoTb)、具有L1。结构的垂直磁性材料、具有密排六方（HCP)晶格结构的钴-铂（CoPt) 或多层结构（例如，Co/Pt和/或Co/Pd)。这里，具有L1。结构的垂直磁性材料可以包括 L1。结构的铁-铂（FePt)、L1。结构的铁-钯（FePd)、L1。结构的钴-钯（CoPd)和L1。结构 的钴-铂（CoPt)中的至少一种。
[0111] 下磁性导电图案MSI和底部电极BE的每个可以具有通过图案化工艺形成的岛形 状。具有岛形状的下磁性导电图案MSI和底部电极BE可以垂直地交叠每个第二接触插塞 132。下磁性导电图案MSI可以具有可变的磁化方向。第三层间绝缘层140可以形成在第 二层间绝缘层130上以填充多个下磁性导电图案MSI之间的空间。下磁性导电图案MSI和 底部电极BE可以通过参照图2至图5描述的方法形成。图14B是图14A的部分"A"的放 大图。图14B的结构可以类似于图5的结构。
[0112] 参照图9和图15A，上磁性导电图案MS2和顶部电极TE可以形成在下磁性导电图 案MSI上。上磁性导电图案MS2可以包括第一被钉扎图案PL1、第二被钉扎图案PL2以及设 置在第一被钉扎图案PL1与第二被钉扎图案PL2之间的交换耦合图案CS，如图15B所示。 上磁性导电图案MS2可以是具有固定的磁化方向的被钉扎图案。第一被钉扎图案PL1和第 二被钉扎图案PL2可以具有平行于基板100的顶表面的磁化方向。在此情形下，第一和第二 被钉扎图案PL1和PL2的每个可以包括钴-铁-硼（CoFeB)、铁-硼（FeB)、钴-铁（CoFe)、 钴-铁-铂（CoFePt)、钴-铁-钯（CoFePd)、钴-铁-铬（CoFeCr)、钴-铁-铽（CoFeTb)、 钴-铁-钆（CoFeGd)和/或钴-铁-镍（CoFeNi)中的至少一种，但是不限于此。在一些实 施方式中，第一和第二被钉扎图案PL1和PL2的磁化方向可以实质上垂直于基板100的顶 表面。在此情形下，第一和第二被钉扎图案PL1和PL2的每个可以包括垂直磁性材