一种半导体器件及其制造方法、电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子
目-Ο
【背景技术】
[0002]在下一代集成电路的制造工艺中，对于互补金属氧化物半导体(CMOS)的栅极的制作，通常采用后栅极(gate-last)工艺。典型的后栅极工艺的过程包括:首先，在半导体衬底上形成伪栅极结构，所述伪栅极结构通常由自下而上层叠的界面层、高k介电层、覆盖层(capping layer)和牺牲栅电极层构成；然后，在伪栅极结构的两侧形成栅极间隙壁结构，在半导体衬底上形成层间介电层并实施化学机械研磨直至露出伪栅极结构的顶部，之后去除伪栅极结构中的牺牲栅电极层；接着，在留下的沟槽内依次沉积功函数金属层(workfunct1n metal layer)、阻挡层(barrier layer)和浸润层(wetting layer);最后进行金属栅(通常为铝)的填充。采用上述工艺制作的晶体管结构通常称为高k介电层/金属栅晶体管。
[0003]对于CMOS而言，现有技术通常是先去除位于PM0S部分的伪栅极结构中的牺牲栅电极层，采用沉积工艺在留下的沟槽内形成上述各层材料，包括原子层沉积(ALD)、化学气相沉积(CVD)和物理气相沉积(PVD)等，之后，实施化学机械研磨直至露出层间介电层的顶部，再去除位于NM0S部分的伪栅极结构中的牺牲栅电极层，采用沉积工艺在留下的另一沟槽内形成上述各层材料，之后，实施另一化学机械研磨直至露出层间介电层的顶部。在实施第一次化学机械研磨直至露出层间介电层的顶部的过程中，位于NM0S部分的伪栅极结构中的牺牲栅电极层的上部受到一定程度的损伤，进而影响晶片表面的形貌，影响后续在NM0S部分形成金属栅的实施。
[0004]因此，需要提出一种方法，以解决上述问题。
【发明内容】
[0005]针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括:提供具有第一晶体管区和第二晶体管区的半导体衬底，在所述半导体衬底上形成有包括依次层叠的高k介电层、覆盖层和牺牲栅电极层的伪栅极结构；在所述半导体衬底上形成层间介电层，以填充所述伪栅极结构之间的间隙；沉积牺牲层，以作为后续在所述伪栅极结构的顶部形成硅化物保护层的前体材料；执行退火，以在所述伪栅极结构的顶部形成硅化物保护层；去除所述硅化物保护层以及所述伪栅极结构中的牺牲栅电极层，得到栅沟槽；沉积金属栅极材料层，以完全填充所述栅沟槽。
[0006]在一个示例中，所述牺牲层由依次层叠的金属层和金属氮化物层构成，所述金属层和所述金属氮化物层的厚度均为20埃-200埃。
[0007]在一个示例中，所述金属层的构成材料为钛，所述金属氮化物层的构成材料为氮化钛。
[0008]在一个示例中，所述退火为快速热退火，所述快速热退火的温度为200°C -500°C。
[0009]在一个示例中，所述第一晶体管区为PM0S区，所述第二晶体管区为NM0S区，或者，所述第一晶体管区为NM0S区，所述第二晶体管区为PM0S区。
[0010]在一个示例中，所述硅化物保护层以及牺牲栅电极层的去除和所述金属栅极材料层的沉积包括以下步骤:先去除位于所述第一晶体管区的硅化物保护层以及牺牲栅电极层，在留下的第一栅沟槽内沉积第一金属栅极材料层；再去除位于所述第二晶体管区的硅化物保护层以及牺牲栅电极层，在留下的第二栅沟槽内沉积第二金属栅极材料层。
[0011]在一个示例中，在所述半导体衬底上形成层间介电层以填充所述伪栅极结构之间的间隙的步骤包括:先在所述半导体衬底上形成覆盖所述伪栅极结构的所述层间介电层，再执行第一化学机械研磨，直至露出所述伪栅极结构的顶部；沉积所述金属栅极材料层之前，还包括在所述栅沟槽的侧壁和底部依次形成功函数设定金属层、阻挡层和浸润层的步骤；沉积所述金属栅极材料层之后，还包括执行第二化学机械研磨的步骤，直至露出所述层间介电层的顶部。
[0012]在一个示例中，在所述高k介电层和所述半导体衬底之间形成有界面层，在所述伪栅极结构的两侧形成有侧壁结构，在所述侧壁结构两侧的半导体衬底中形成有源/漏区，在所述源/漏区的顶部形成有自对准硅化物。
[0013]在一个实施例中，本发明还提供一种采用上述方法制造的半导体器件。
[0014]在一个实施例中，本发明还提供一种电子装置，所述电子装置包括所述半导体器件。
[0015]根据本发明，可以在先去除位于第一晶体管区(第二晶体管区)的伪栅极结构中的牺牲栅电极层的过程中，避免位于第二晶体管区(第一晶体管区)的伪栅极结构中的牺牲栅电极层的顶部受到损伤。
【附图说明】
[0016]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0017]附图中:
[0018]图1A-图1H为根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图；
[0019]图2为根据本发明示例性实施例一的方法依次实施的步骤的流程图。
【具体实施方式】
[0020]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0021]为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的半导体器件及其制造方法、电子装置。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0022]应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0023][示例性实施例一]
[0024]参照图1A-图1H，其中示出了根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。
[0025]首先，如图1A所示，提供半导体衬底100，半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，半导体衬底100选用单晶硅材料构成。在半导体衬底100中形成有隔离结构101，作为示例，隔离结构101为浅沟槽隔离(STI)结构或者局部氧化硅(L0C0S)隔离结构。隔离结构101将半导体衬底100分为不同的晶体管区，作为示例，在本实施例中，隔离结构101将半导体衬底100分为PM0S区和NM0S区。在半导体衬底100中还形成有各种阱(well)结构，为了简化，图示中予以省略。
[0026]在半导体衬底100上形成有伪栅极结构102，作为一个示例，伪栅极结构102可包括依次层叠的高k介电层102a、覆盖层102b和牺牲栅电极层102c。高k介电层102a的k值(介电常数)通常为3.9以上，其构成材料可以为氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化错、氧化错娃、氧化钛、氧化钽、氧化钡银钛、氧化钡钛、氧化银钛、氧化招等，特别优选的是氧化铪、氧化锆和氧化铝。覆盖层102b可以抑制后续形成的金属栅极结构中的金属栅极材料(通常为铝)向高k介电层102a中的扩散，其构成材料可包括氮化钛和氮化钽。牺牲栅电极层102c的材料可包括多晶硅。作为另一个示例，在高k介电层102a和半导体衬底100之间还形成有界面层，为了简化，图示中予以省略。界面层可以改善高k介电层102a与半导体衬底100之间的界面特性，其构成材料可包括硅氧化物(S1x)。形成以上各层可以采用本领域技术人员所熟习的各种适宜的工艺技术，例如采用热氧化工艺形成界面层，米用化学气相沉积工艺形成高k介电层102a和牺牲栅电极层102c,米用物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺形成覆盖层102b。
[0027]此外，作为示例，在伪栅极结构102的两侧形成有侧壁结构103，其中，侧壁结构103至少包括氧化物层和/或氮化物层。形成侧壁结构103的方法为本领域技术人员所公知，在此不再加以赘述。
[0028]在侧壁结构103两侧的半导体衬底100中形成有源/漏区，在所述源/漏区的顶部形成有自对准硅化物，为了简化，图示中予以省略。需要说明的是，也可以选择在PM0S区和NM0S区分别形成第一金属栅极结构和第二金属栅极结构之后，再在形成于半导体衬底100上的层间介电层中形成接触孔之后于所述接触孔的底部形成所述自对准硅化物。
[0029]接着，如图1B所示，在半导体衬底100上形成层间介电层105，覆盖伪栅极结构102和侧壁结构103。然后，执行化学机械研磨，直至露出伪栅极结构102的顶部。在形成层间介电层105之前，还可以在半导体衬底100上形成接触孔蚀刻停止层104，覆盖伪栅极结构102和侧壁结构103。采用本领域技术人员所熟习的各种适宜的工艺分别形成接触孔蚀刻停止层104和层间介电层105，例如，采用共形沉积工艺形成接触孔蚀刻停止层104，采用化学气相沉积工艺形成层间介电层105，其中，接触孔蚀刻停止层104的材料可选择氮化硅(SiN)，层间介电层105的材料可选择氧化物。
[0030]接着，如图1C所示，沉积牺牲层，以作为后续在伪栅极结构102的顶部形成硅化物保护层的前体材料。作为示例，在本实施例中，所述牺牲层由依次层叠的金属层110和金属氮化物层111构成，金属氮化物层111可以避免金属层110暴露于非惰性的环境而发生氧化，金属层110和金属氮化物层111的厚度均为20埃-200埃。在一个示例中，金属层110的构成材料为钛，金属氮化物层111的构成材料为氮化钛。本领域技术人员可以知晓的是，用于形成硅化物的其它金属和金属氮化物均可以分别作为金属层110和金属氮化物层111的构成材料。
[0031]接着，如图1D所示，执行退火，以在伪栅极结构102的顶部形成硅化物保护层112。所述退火可以是快速热退火或者其它本领域技术人员所熟习的热处理工艺，所述快速热退火的温度为200°C -500°C。
[0032]接着，如图1E所示，去除位于PM0S区的硅化物保护层112以及伪栅极结构102中的牺牲栅电极层102c，得到第一栅沟槽106。采用传统工艺实施所述去除，