一种FinFET器件及其制作方法和电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体而言涉及一种FinFET器件及其制作方法和电子装置。
【背景技术】
[0002]随着M0S器件的特征尺寸的不断减小，在其制造过程中，对于M0S器件的足够有效的沟道长度的控制变得愈发具有挑战性。为此，采用在M0S器件中形成超浅结和突变结的方法，可以改善核心器件的短沟道效应。然而，在形成超浅结和突变结的过程中，如何在抑制短沟道效应和提升M0S器件的性能之间找到更为合理的均衡点也是极负挑战性的任务。
[0003]为了克服上述难题，现有技术通过多种方法，例如预非晶化离子注入、应力技术等，来进一步提升M0S器件的性能。但是，这些方法存在一些不足之处，例如预非晶化离子注入并不能很好地控制M0S器件的源/漏区的掺杂形态，应力技术只是通过提供额外的应力于M0S器件的沟道区来提升其载流子迁移率。上述不足之处进一步限制了在抑制短沟道效应和提升M0S器件的性能之间确定更优的均衡点的技术进步空间。
[0004]基于制约进一步提升M0S器件的性能的上述问题，本领域技术人员致力于开发性能更高的半导体器件，鳍式场效应晶体管(FinFET)就是其中的一种。FinFET是用于22nm及以下工艺节点的先进半导体器件，其可以有效控制半导体器件按比例缩小所导致的难以克服的短沟道效应。
[0005]现有技术通常采用以下工艺顺序形成FinFET的鳍(Fin)形沟道:首先，在硅基体上形成掩埋氧化物层以制作绝缘体上硅(SOI)结构；接着，在绝缘体上硅结构上形成硅层，其构成材料可以是单晶硅或者多晶硅；然后，图形化硅层，并蚀刻经所述图形化的硅层以形成Fin。接下来，可以在Fin上形成栅极,并在Fin的两端形成锗娃应力层。
[0006]对于FinFET而言，为了进一步提升Fin的载流子迁移率，现有技术提供了多种对Fin施加应力的方法。总体而言，这些方法均是通过施加额外的应力于Fin来提升其载流子迁移率，进而增大FinFET的驱动电流。举例来说，在Fin的两端形成锗硅应力层或者在栅极上方形成能够产生不同种类和大小的应力的应力层(即应力记忆技术或应力近临技术)来提升Fin的载流子迁移率。
[0007]因此，需要提出一种新的制作方法，以解决上述问题。
【发明内容】
[0008]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0009]为了克服目前存在的问题，本发明实施例一提供一种FinFET的制作方法，包括:
[0010]提供由自下而上层叠的硅基体、掩埋氧化物层和第一半导体材料层构成的衬底；
[0011]在所述第一半导体材料层上形成具有鳍片图案的硬掩膜层；
[0012]以所述硬掩膜层为掩膜刻蚀去除部分所述第一半导体材料层；
[0013]在图案化的所述第一半导体材料层和所述硬掩膜层的侧壁上形成侧墙；
[0014]对所述侧墙两侧露出的所述第一半导体材料层执行相对于所述第一半导体材料层的表面具有第一倾斜夹角的氧离子注入；
[0015]执行退火处理，以在所述第一半导体材料层内形成氧化物扩散区；
[0016]去除所述氧化物扩散区，以在所述第一半导体材料层中形成沟槽；
[0017]刻蚀去除未被所述硬掩膜层和所述侧墙遮蔽的所述第一半导体材料层，露出下方的所述掩埋氧化物层；
[0018]去除所述硬掩膜层和所述侧墙，以形成侧面具有开口朝向外侧的凹槽的鳍片。
[0019]进一步，所述第一倾斜夹角的角度为10-35度。
[0020]进一步，所述氧离子注入使用的是氧气，注入剂量为Iel5_lel6个/平方厘米，注入能量为1-lOkeV。
[0021]进一步，所述第一半导体材料层的表面晶向为〈110〉、〈100〉或〈111〉。
[0022]进一步，所述第一半导体材料层为硅或锗化硅。
[0023]进一步，所述侧墙的高度为10?30nm，所述侧墙的宽度为2nm?6nm。
[0024]进一步，所述退火处理为低温退火。
[0025]本发明实施例二提供一种FinFET器件，包括:半导体衬底，在所述半导体衬底上形成有鳍片，其中所述鳍片的侧面具有开口朝向外侧的凹槽。
[0026]本发明实施例三提供一种电子装置，包括上述的FinFET器件。
[0027]综上所述，根据本发明的制作方法，通过向衬底中注入氧离子的方法，在鳍片结构的侧壁上形成开口朝向外侧的凹槽，在抑制短沟道效应和提升沟道载流子迁移率这两方面获得很好的均衡效果，更为有效地提升Fin的载流子迁移率，进而显著提高器件的性能。
【附图说明】
[0028]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0029]附图中:
[0030]图1A-1G为本发明实施例一中方法依次实施所获得器件的剖面示意图；
[0031]图2为本发明实施例一中方法依次实施步骤的流程图；
[0032]图3为根据本发明实施例二的FinFET器件的剖面示意图。
【具体实施方式】
[0033]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0034]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0035]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接至『或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0036]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0037]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0038]为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0039]实施例一
[0040]参考图1A-1G和图2对本发明实施例一的制作方法做详细描述。
[0041]首先，如图1A所示，提供衬底100，其包括自下而上层叠的硅基体100a、掩埋氧化物层100b和第一半导体材料层100c,其中，第一半导体材料层100c的材料为娃或锗化石圭。第一半导体材料层100c的表面晶向为〈110〉、〈100〉、〈111〉或其它晶向。
[0042]在所述第一半导体材料层100c上形成具有鳍片图案的硬掩膜层101。硬掩膜层101包括氧化物层、氮化物层、氮氧化物层和无定形碳中的一种或多种，其中，氧化物层的构成材料包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TE0S)、未掺杂硅玻璃(USG)、旋涂玻璃(S0G)、高密度等离子体(HDP)或旋涂电介质(S0D);氮化物层包括氮化硅(Si3N4)层；氮氧化物层包括氮氧化硅(S1N)层。硬掩膜层101的形成方法可以采用本领域技术人员所熟悉的任何现有技术，例如化学气相沉积法(CVD)，低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。在一个示例中，可先在第一半导体材料层100c上形成掩膜层101，再在掩膜层101上形成光阻层，然后采用制造FinFET鳍片的掩膜板对光阻层进行曝光，然后以该光阻层为掩膜刻蚀掩膜层101，形成具有鳍片图案的硬掩膜层101。
[0043]以所述硬掩膜层101为掩膜刻蚀去除部分所述第一半导体材料层100c。既可以采用干法刻蚀也可以采用湿法刻蚀去除部分所述第一半导体材料层100c。干法刻蚀能够采用基于氟化碳气体的各向异性刻蚀法。湿法刻蚀能够采用氢氟酸溶液，例如缓冲氧化物蚀刻剂(buffer oxide etchant (BOE))或氢1 氟酸缓冲溶液(buffer solut1n of hydrofluoricacid(BHF))。
[0044]如图1B所示，在图案化的所述第一半导体材料层100c和所述硬掩膜层101的侧壁上形成侧墙102 ；
[0045]其中，侧墙102由氧化物、氮化物或者二者的组合构成，是通过沉积和刻蚀形成的。可选地，所述侧墙的高度为10?30nm，所述侧墙的宽度为2nm?6nm。其主要用于在后续进行离子注入时保护鳍片的侧壁不受损伤。
[0046]如图1C所示，对所述侧墙102两侧露出的所述第一半导体材料层100c执行相对于所述第一半导体材料层100c的表面具有第一倾斜夹角的氧离子注入。可