一种vdmos器件及其制作方法
【技术领域】
[0001]本发明涉及半导体芯片制造工艺技术领域，尤其涉及一种垂直双扩散金属氧化物半导体晶体管(Verticial Double-diffused Metal Oxide Semiconductor, VDMOS)器件及其制作方法。
【背景技术】
[0002]VDM0S是新一代电力电子器件，主要应用于电子开关、汽车电器、逆变器、音频放大等领域。阈值电压是VDM0S性能的重要参数，也是VDM0S器件制作工艺中的重要控制参数。如图1所示，现有技术中一种平面型VDM0S的元胞结构:
[0003]N型半导体衬底101 ；
[0004]N型外延层102，形成于N型半导体衬底101表面；
[0005]P-体区105，位于N型外延层102的内部；
[0006]P+体区108，位于P-体区105内部；
[0007]N型体区106，位于P-体区105内部；
[0008]栅氧化层103,形成于N型外延层102上表面；
[0009]多晶娃层104,形成于栅氧化层103上表面；
[0010]介质层107,形成于多晶娃层104上表面；
[0011]金属层间介电质(Inter-layer Dielectric, ILD)层109,形成于介质层107上表面；
[0012]金属层1010，形成于P+体区108和ILD层109上表面。
[0013]在现有技术中，对于平面型VDM0S器件，从器件制作工艺上调整阈值电压通常有两种方法:一是改变栅氧化层的厚度，栅氧化层的厚度会直接影响到器件的高频特性，通常在产品版图确定后栅氧化层的厚度也就基本确定，后续可调整的空间很小；二是调整用于形成P-体区的杂质注入剂量的大小:提高用于形成P-体区的杂质注入剂量能有效提升阈值电压，但是同时也会引起沟道电阻变大；减小用于形成P-体区的杂质注入剂量能够减低阈值电压，但低的P-体区的杂质浓度可能引起N+/P-结过早穿通。
【发明内容】
[0014]本发明实施例的目的是提供一种VDM0S器件及其制作方法，以解决现有技术中调整阈值电压存在的如下问题:改变栅氧化层厚度时，阈值电压调节的范围小。改变用于形成P-体区的杂质注入剂量:提高用于形成P-体区的杂质注入剂量，使沟道电阻变大；减小用于形成P-体区的杂质注入剂量，低的P-体区的杂质浓度使N+/P-结过早穿通。
[0015]本发明实施例的目的是通过以下技术方案实现的:
[0016]一种VDM0S器件的制作方法，包括:
[0017]在已经形成栅极的晶元正面采用化学气相淀积的方法沉积介质层，使得所述介质层在所述栅极侧壁形成的侧墙达到预定厚度，所述预定厚度是根据需要的阈值电压确定的；
[0018]利用每两个相对的所述侧墙作为掩膜窗口，进行P+杂质注入。
[0019]较佳地，该方法还包括:确定阈值电压与侧墙厚度的对应关系。
[0020]较佳地，确定阈值电压与侧墙厚度的对应关系，包括:
[0021]统计已经制作出的VDM0S器件的阈值电压与侧墙厚度，根据统计结果确定阈值电压与侧墙厚度的对应关系。
[0022]较佳地，确定阈值电压与侧墙厚度的对应关系，包括:
[0023]通过计算机仿真的方式确定阈值电压与侧墙厚度的对应关系。
[0024]较佳地，所述介质层的材料为二氧化硅或者氮化硅。
[0025]较佳地，所述介质层正面的厚度为120?200nm。
[0026]较佳地，利用每两个相对的所述侧墙作为掩膜窗口，进行P+杂质注入，包括:
[0027]利用每两个相对的所述侧墙作为掩膜窗口，采用自对准方式注入P+杂质。
[0028]一种VDM0S器件，所述VDM0S器件采用以上任一方法制作得到。
[0029]本发明实施例的有益效果如下:
[0030]本发明实施例形成的侧墙，其厚度是根据VDM0S器件需要的阈值电压确定的。艮P，通过侧墙的厚度控制VDM0S器件的阈值电压。与控制栅氧化层厚度达到需要的阈值电压相t匕，提高了阈值电压的可调范围。与控制P-体区杂质的注入剂量达到需要的阈值电压相t匕，P-体区杂质的注入剂量没有改变，只是P+杂质向N+/P-结一侧的横向扩散深度发生变化，引起沟道区局部杂质浓度的改变，P-体区的杂质浓度没有改变。因此，不会引起沟道电阻变大，也不会使P-体区的杂质浓度过低，造成N+/P-结过早穿通。
【附图说明】
[0031]图1为现有技术中一种平面型VDM0S的元胞结构图；
[0032]图2为本发明实施例中形成侧墙和注入P+杂质的流程图；
[0033]图3为本发明实施例中形成外延层的结构图；
[0034]图4为本发明实施例中形成牺牲氧化层的结构图；
[0035]图5为本发明实施例中形成栅极的结构图；
[0036]图6为本发明实施例中注入P-体区的结构图；
[0037]图7为本发明实施例中注入N型源区的结构图；
[0038]图8为本发明实施例中形成侧墙的结构图；
[0039]图9为本发明实施例中注入P+体区的结构图；
[0040]图10为本发明实施例中沉积ILD层的结构图；
[0041]图11为本申发明实施例中形成金属层的结构图。
【具体实施方式】
[0042]下面结合附图和实施例对本发明提供的VDM0S器件及其制作方法进行更详细地说明。
[0043]本发明的实施例中，如图2所示，VDM0S的制作方法至少包括如下步骤:
[0044]步骤210:在已经形成栅极的晶元正面采用化学气相淀积的方法沉积介质层，使得介质层在栅极侧壁形成的侧墙达到预定厚度，预定厚度是根据需要的阈值电压确定的。
[0045]其中，晶元是制作VDM0S器件的载体。晶元正面是指用于形成VDM0S器件的那一面。
[0046]其中，根据需要的阈值电压确定侧墙厚度的实现方式有多种。下面例举其中几种:
[0047]一是根据预先确定的侧墙厚度与阈值电压的对应关系，查找需要的阈值电压对应的侧墙厚度。侧墙厚度与阈值电压的对应关系是通过获取经验值确定的。具体的，通过测量大量VDM0S器件的阈值电压和侧墙厚度，统计侧墙与阈值电压的对应关系。
[0048]二是根据侧墙厚度与阈值电压的理论关系，计算得出所需阈值电压应该选取的侧墙厚度。
[0049]步骤220:利用每两个相对的侧墙作为掩膜窗口，进行P+杂质注入。
[0050]本发明实施例中，P+杂质用于形成P+体区。
[0051]具体的，步骤210中所形成的侧墙厚度不同，使得P+杂质向N+/P-结一侧的横向扩散深度不同，进一步地，P+杂质横向扩散结深的变化，会引起靠近N+体区一侧的P+体区杂质浓度改变，从而使阈值电压发生改变。
[0052]具体的，侧墙越薄，P+杂质向N+/P-结一侧的横向扩散深度越深，靠近N+体区一侧的P+体区杂质浓度升高，阈值电压升高；侧墙越厚，P+杂质向N+/P-结一侧的横向扩散深度越少，靠近N+体区一侧的P+体区杂质浓度降低，阈值电压降低。
[0053]本发明实施例与现有技术相比，至少具有以下有益效果:
[0054]本发明实施例形成的侧墙，其厚度是根据VDM0S器件需要的阈值电压确定的。艮P，通过侧墙的厚度控制VDM0S器件的阈值电压。与控制栅氧化层厚度达到需要的阈值电压相t匕，提高了阈值电压的可调范围。与控制P-体区杂质的注入剂量达到需要的阈值电压相t匕，P-体区杂质的注入剂量没有改变，只是P+杂质向N+/P-结一侧的横向扩散深度发生变化，引起沟道区局部杂质浓度的改变，P-体区的杂质浓度没有改变。因此，不会引起沟道电阻变大，也不会使P-体区的杂质浓度过低，造成N+/P-结过早穿通。
[0055]本发明实施例提供的技术方案，特别适用于平面型