孔
[0045]11线路重布结构
[0046]12，22绝缘层
[0047]13，13’，23 导电层
[0048]14，24阻层
[0049]140,240开口区
[0050]15, 25, 35 导电柱
[0051]15’导电硅穿孔
[0052]16，26电性接触垫
[0053]17，17’，47 凸块底下金属层
[0054]18,28导电元件
[0055]19保护层
[0056]2, 3,4中介板
[0057]20a, 40a第一侧
[0058]20b, 40b第二侧
[0059]21线路结构
[0060]210介电层
[0061]211线路层
[0062]28’焊锡层
[0063]300’扩充区
[0064]31第一钝化层
[0065]32第二钝化层
[0066]33第三钝化层
[0067]350延伸部
[0068]37表面处理层
[0069]41电子元件
[0070]5电子装置
[0071]6半导体芯片
[0072]60电极垫
[0073]61焊锡凸块
[0074]62底胶
[0075]7封装基板
[0076]70焊垫
[0077]8封装胶体
[0078]9承载件
[0079]d, r孔径。
【具体实施方式】
[0080]以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
[0081]须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
[0082]图2A至图2G为本发明的中介板2的制法的第一实施例的剖面示意图。
[0083]如图2A所示，提供一具有相对的第一侧20a (可视为转接侧)与第二侧20b (可视为置晶侧)的板体20，且该板体20为半导体板体，且将该板体20以其第二侧20b置放于一承载件9上。
[0084]于本实施例中，该板体20为含硅板体，例如，硅晶圆或玻璃基板，且藉由线路重布层(Redistribut1n layer, RDL)制程，于该板体20的第二侧20b上已制作出一线路结构21，其中，该线路结构21具有至少一介电层210与设于该介电层210上的线路层211。
[0085]如图2B所示，形成多个穿孔200于该板体20的第一侧20a上，且该穿孔200连通至该第二侧20b。
[0086]于本实施例中，该穿孔200外露该线路结构21的线路层211的部分表面。
[0087]如图2C所示，形成一绝缘层22于该板体20的第一侧20a上与各该穿孔200中，再形成一导电层23于该板体20的第一侧20a上与各该穿孔200中。
[0088]于本实施例中，该绝缘层22为氧化层(如二氧化硅)或氮化硅(SiN)层。因该板体20为半导体板，且与后续制成的导电柱25之间的电性相当接近，所以会有漏电的疑虑，因而利用该绝缘层22使该板体20与该导电柱25相互绝缘。
[0089]如图2D所不，形成一阻层24于该板体20的第一侧20a上的导电层23上,且该阻层24具有对应各该穿孔200的开口区240，使各该开口区240连通各该穿孔200。
[0090]接着，进行线路重布层(Redistribut1n layer, RDL)制程，利用该导电层23进行电镀步骤，以形成导电材于各该穿孔200中与该开口区240中，使各该穿孔200中的导电材作为导电柱25，且各该开口区240中的部分导电材作为电性接触垫26，使该导电柱25电性连接该电性接触垫26。
[0091]于本实施例中，该电性接触垫26与该导电柱25为一体成形者，且该导电柱25电性连接该线路结构21的线路层211。
[0092]此外，可形成焊锡层28’于各该电性接触垫26上。
[0093]如图2E所示，移除该阻层24及其下的导电层23，且该焊锡层28’作为导电元件28。
[0094]如图2F所示，回焊该导电元件28。
[0095]如图2G所示，移除该承载件9，以制成该中介板2。
[0096]于后续制程中，如图2H所示，该中介板2可藉由该些导电元件28结合如电路板或中介板的电子装置5，且半导体芯片6的电极垫60藉由多个焊锡凸块61电性结合至该线路结构21的最外侧线路层211上。
[0097]本发明的制法中，利用该导电层23形成导电材，所以仅需进行一次图案化制程即可形成该导电柱25与该电性接触垫26，不仅能节省图案化制程的成本，且能简化制程，因而可提闻良率，以降低广品成本。
[0098]此外，由于该电性接触垫26与该导电柱25为一体成形者，所以该电性接触垫26与该导电柱25之间不会产生界面，因而于两者之间能避免脱落(Peeling)或破裂(crack)等问题。
[0099]又，利用该导电层23可于该电性接触垫26上直接电镀形成焊锡层28’，所以可减少图案化制程的次数，以降低制程步骤。
[0100]图3A至图3F为本发明的中介板3的制法的第二实施例的剖面示意图。本实施例与第一实施例的差异在于板体与穿孔的实施例，其它制程大致相同，所以不再赘述相同结构。
[0101]如图3A所示，该板体20的第一侧20a上具有第一钝化层31、第二钝化层32与第三钝化层33，且该板体20的第二侧20b上具有一线路结构21。
[0102]于本实施例中，该第一钝化层31、第二钝化层32与第三钝化层33的材质可为相同或不同。例如，该第一钝化层31与第三钝化层33为氧化层(如二氧化硅)，且该第二钝化层32为氮化娃层。
[0103]如图3B所示，形成多个穿孔300于该板体20的第一侧20a上，且该穿孔连通至该第二侧20b。
[0104]于本实施例中，该穿孔300贯穿该第一钝化层31、第二钝化层32与第三钝化层33与该板体20，且该穿孔300于该第三钝化层33的孔径较大以作为扩充区300’。
[0105]如图3C所示，形成一绝缘层22于该板体20的第一侧20a上与各该穿孔300中，再形成一导电层23于该绝缘层22上与各该穿孔300中。
[0106]如图3D所示，形成一阻层24于该板体20的第一侧20a上的导电层23上，且该阻层24具有对应各该穿孔300的开口区240，使各该开口区240连通各该穿孔300。
[0107]接着，利用该导电层23电镀形成导电材于各该穿孔300中与该开口区240中，使各该穿孔300中的导电材作为导电柱35，且各该开口区240中的部分导电材作为电性接触垫26，使该导电柱35电性连接该电性接触垫26。之后，可选择性地形成一表面处理层37于各该电性接触垫26上，再形成焊锡层28’于该表面处理层37上。
[0108]于本实施例中，该导电柱35于该扩充区300’中的导电材作为延伸部350，且该延伸部350的孔径r大于该导电柱35本体的孔径d。例如，该导电柱35本体的孔径d (Circuitdiameter,简称CD)为10至50um,而该延伸部350的孔径r为50至lOOum。
[0109]如图3E所示，移除该阻层24及其下的导电层23，且该焊锡层28’作为导电元件28。
[0110]如图3F所示,移除该承载件9。
[0111]