一种半导体器件及关键尺寸的测量方法
【技术领域】
[0001] 本发明涉及集成电路制造领域，特别涉及一种半导体器件及关键尺寸的测量方 法。
【背景技术】
[0002] 集成电路的快速发展，对光刻工艺的要求越来越高，其中，关键尺寸是一个非常重 要的参数。
[0003] 现有技术中，采用SEM(Scanning Electron Microscope,扫描电子显微镜）测量关 键尺寸，SEM设备精密，分辨率高，放大倍率在10000倍以上，而且景深大，适合观察表面起 伏的芯片。其测量原理是：SEM介质为电子束，通过电子束与芯片发生作用，可将传导能带 的电子轰击出，被轰击出的电子为二次电子，因二次电子产生的数量，会受到芯片表面起伏 状况影响，所以用二次电子影像可以观察出芯片表面的形貌特征及尺寸的大小。
[0004] 但是采用SEM测量方法测量关键尺寸时受制于SEM机台的测量载台的空间狭小， 因此，SEM测量方法适合于在线测量半导体器件的关键尺寸。
【发明内容】
[0005] 本发明实施例提供一种半导体器件及关键尺寸的测量方法，用以实现离线测量半 导体器件的关键尺寸。
[0006] 本发明实施例提供一种半导体器件，所述半导体器件中形成有关键尺寸测试结 构，所述关键尺寸测试结构包括：
[0007] 第一多晶硅线、与所述第一多晶硅线垂直交叠的第二多晶硅线，以及至少一条与 所述第二多晶硅线平行且与所述第一多晶硅线电连接的第三多晶硅线，所述第一至第三多 晶硅线的宽度与所述半导体器件的关键尺寸相同；
[0008] 所述第一多晶硅线和所述第二多晶硅线的两端分别设置有测试垫，所述第三多晶 硅线未与所述第一多晶硅线电连接的一端设置有测试垫，所设置的测试垫与所在的多晶硅 线电连接且暴露于所述半导体器件外部。
[0009] 较佳的，所述第一多晶硅线为直线；或者，所述第一多晶硅线为L形状的折线，夹 角为90°。
[0010] 较佳的，所述第三多晶硅线为两条，所述两条第三多晶硅线设置于所述第一多晶 硅线的同侧或异侧。
[0011] 较佳的，所述测试垫包括引线孔层、金属层和保护层。
[0012] 较佳的，所述第一至第三多晶硅线的断面侧壁陡直，或者，非陡直。
[0013] 本发明实施例提供一种形成上述半导体器件中的关键尺寸测试结构的方法，包括 步骤：
[0014] 对硅片进行氧化处理，形成氧化层，然后进行N阱光刻、腐蚀、注入掺杂、推进，形 成N阱；
[0015] 通过氮化硅淀积、有源区光刻、刻蚀、去胶、场氧化，形成半导体器件的掺杂区及场 氧隔离；
[0016] 基于关键尺寸测试结构，通过多晶硅的淀积、光刻、刻蚀，形成所述多晶硅线。
[0017] 较佳的，上述方法还包括：
[0018] 经过孔光刻、孔刻蚀、孔注入之后形成所述引线孔层；
[0019] 在所述引线孔层的上面淀积一层金属，通过金属淀积、金属光刻、金属刻蚀形成所 述金属层；
[0020] 在所述金属层通过护层淀积、光刻、刻蚀之后，形成所述保护层。
[0021] 本发明实施例提供一种测量上述半导体器件的关键尺寸的方法，所述半导体器件 中的第一多晶娃线为直线，包括：
[0022] 在所述第一多晶硅线和所述第二多晶硅线的一端的测试垫分别施加第一电流，检 测所述第二多晶硅线的另一端的测试垫与所述第三多晶硅线的测试垫或所述第一多晶硅 线的另一端的测试垫之间产生的第一电压，根据所述第一电流和所述第一电压计算出所述 第一多晶硅线与所述第二多晶硅线之间交叠部分的方块电阻；
[0023] 检测所述第三多晶硅线的测试垫与位于所述第二多晶硅线同侧的所述第一多晶 硅线的测试垫之间产生的第二电压；
[0024] 根据所述方块电阻、所述第一电流、所述第二电压以及所述第三多晶硅线与所述 第一多晶硅线电连接部分与位于所述第二多晶硅线同侧的所述第一多晶硅线的端部之间 的距离，计算出所述多晶硅线的宽度。
[0025] 较佳的，根据公式W =计算得到所述多晶硅线的宽度W，其中：
[0026] Rs为所述方块电阻；
[0027] L为所述第三多晶硅线与所述第一多晶硅线电连接部分与位于所述第二多晶硅线 同侧的所述第一多晶硅线的端部之间的距离；
[0028] L为所述第一电流；
[0029] V2为所述第二电压。
[0030] 较佳的，根据公式Rs = (π/In(2))^1/%)计算得到所述方块电阻，其中：
[0031] π/In (2)为常数；
[0032] L为所述第一电流；
[0033] V!为所述第一电压。
[0034] 较佳的，所述半导体器件中的第一多晶硅线为L形状的折线，包括：
[0035] 在所述第一多晶硅线和所述第二多晶硅线的一端的测试垫分别施加第一电流，检 测所述第二多晶硅线的另一端的测试垫与所述第三多晶硅线的测试垫或所述第一多晶硅 线的另一端的测试垫之间产生的第一电压，根据所述第一电流和所述第一电压计算出所述 第一多晶硅线与所述第二多晶硅线之间交叠部分的方块电阻；
[0036] 检测所述第三多晶硅线的测试垫与位于所述第二多晶硅线同侧的所述第一多晶 硅线的测试垫之间产生的第二电压；
[0037] 根据所述方块电阻、所述第一电流、所述第二电压以及所述第三多晶硅线与所述 第一多晶硅线电连接部分与位于所述第二多晶硅线同侧的所述第一多晶硅线的转折点之 间的距离，计算出所述多晶硅线的宽度。
[0038] 较佳的，根据公式W =计算得到所述多晶硅线的宽度W，其中：
[0039] Rs为所述方块电阻；
[0040] L为所述第三多晶硅线与所述第一多晶硅线电连接部分与位于所述第二多晶硅线 同侧的所述第一多晶硅线的转折点之间的距离；
[0041] Ii为所述第一电流；
[0042] V2为所述第二电压。
[0043] 较佳的，根据公式Rs = (Ji/lnOVM/%)计算得到所述方块电阻，其中：
[0044] π/In (2)为常数；
[0045] L为所述第一电流；
[0046] V!为所述第一电压。
[0047] 上述实施例中，由于关键尺寸测试结构形成于半导体器件中，且该测试结构包括： 第一多晶硅线、与第一多晶硅线垂直交叠的第二多晶硅线，以及至少一条与第二多晶硅线 平行且与第一多晶硅线电连接的第三多晶硅线，第一多晶硅线和第二多晶硅线的两端分别 设置有测试垫，第三多晶硅线未与所述第一多晶硅线电连接的一端设置有测试垫，并且各 条多晶硅线的宽度与所述半导体器件的关键尺寸相同，从而可以通过对该结构进行测量以 得到多晶硅线的宽度，进而得到该半导体器件的关键尺寸。
[0048] 上述实施例中，通过对硅片进行氧化处理，形成氧化层，然后进行N阱光刻、腐蚀、 注入掺杂、推进，形成N阱，通过氮化硅淀积、有源区光刻、刻蚀、去胶、场氧化，形成半导体 器件的掺杂区及场氧隔离，基于关键尺寸测试结构，通过多晶硅的淀积、光刻、刻蚀，形成所 述多晶硅线，可以看出，在上述形成半导体器件的过程中，即可在该半导体器件中形成上述 关键尺寸测试结构，从而便于在离线测量半导体器件的关键尺寸时所用。
[0049] 上述实施例中，首先在第一多晶硅线和第二多晶硅线上分别施加第一电流，检测 第二多晶硅线与第三多晶硅线或第一多晶硅线的另一端的测试之间产生的第一电压，根据 第一电流和第一电压计算出交叠部分的方块电阻；然后，检测第三多晶硅线与位于第二多 晶硅线同侧的第一多晶硅线产生的第二电压；根据方块电阻、第一电流、第二电压以及第三 多晶硅线与第一多晶硅线电连接部分与位于第二多晶硅线同侧的第一多晶硅线的端部之 间的距离（半导体器件中的第一多晶硅线为直线）或者第三多晶硅线与第一多晶硅线电连 接部分与位于第二多晶硅线同侧的第一多晶硅线的转折点之间的距离（半导体器件中的 第一多晶硅线为L形状的折线），计算出所述多晶硅线的宽度，由于多晶硅线的宽度与半导 体器件的关键尺寸相同，从而通过本发明实施例提供的方法可以得到半导体器件的关键尺 寸，进而可以很容易实现离线测量半导体器件的关键尺寸。同时，采用上述方法对半导体工 艺中的线宽侧壁不是很陡直的多晶硅宽度，也能给出一个较合理的尺寸。
【附图说明】
[0050] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使 用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本 领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其 他的附图。
[0051] 图1为本发明实施例提供的关键尺寸测试结构示意图；
[0052] 图2为本发明实施例提供的另一关键尺寸测试结构示意图；
[0053] 图3为本发明实施例提供的另一关键尺寸测试结构示意图；
[0054] 图4为本发明实施例提供的另一关键尺寸测试结