常规方法。
[0023]实施例1
如图1所示，一种沟槽肖特基势皇二极管，包括中部的有源区和环绕有源区的截止区，有源区自上而下依次由阳极金属层1、肖特基势皇金属层2、第一导电类型轻掺杂的N型N型外延层3、第一导电类型重掺杂的单晶硅衬底4和阴极金属层5构成;N型外延层上部设有若干沟槽6，沟槽6横向间隔设置；肖特基势皇金属层2与相邻沟槽之间的N型外延层3的顶面形成肖特基势皇接触;沟槽6内填充有导电多晶硅7，导电多晶硅7的顶面与肖特基势皇金属层2形成欧姆接触;导电多晶硅7与沟槽6之间设有隔离层8，隔离层8的内部设有真空间隙9;沟槽6在有源区和截止区相互连通。其中，隔离层8为二氧化硅层，真空间隙9的宽度为10A，真空间隙9的真空度为I托，肖特基势皇金属层2的厚度为10A。
[0024]本发明的沟槽肖特基势皇二极管制造方法，包括以下步骤:
(一)在第一导电类型重掺杂的单晶硅衬底4上生长第一类导电类型轻掺杂的N型外延层3 ；
(二)依次采用光刻和干法刻蚀在N型外延层3中刻蚀出沟槽6;
(三)在整个结构的顶层生长第一氧化硅层10;
(四)在整个结构的顶层生长多晶硅层11;
(五)在整个结构的顶层生长第二二氧化硅层12;
(六)在整个结构的顶层沉积导电多晶硅7，导电多晶硅充满沟槽6;
(七)采用干法刻蚀选择性去除部分导电多晶硅，使导电多晶硅7的顶面与N型外延层3的顶面齐平(见图2);
(八)采用干法刻蚀选择性去除部分第二二氧化硅层，使处于相邻沟槽间N型外延层3的顶部上的多晶硅层11曝露出来；
(九)在整个结构的顶层沉积氮化硅层13;
(十)依次采用光刻和干法刻蚀去除未被光刻胶保护的氮化硅层，使处于有源区的沟槽6内的导电多晶硅7的顶层被氮化硅覆盖，使处于截止区且与有源区的沟槽相连通的沟槽6及沟槽两侧的区域被氮化硅层13覆盖(见图3); (i^一)进行热氧化处理，未被氮化硅保护的多晶硅层11部分氧化为二氧化硅，并与第一二氧化硅层10和第二二氧化硅层12连通融合形成隔离层8，有源区内的多晶硅层11被封闭在隔离层8中，截止区内的多晶硅层11被隔离层8和氮化硅层13共同封闭；
(十二)依次采用光刻和干法刻蚀，在截止区的氮化硅层12中形成通孔14，暴露出多晶硅层11(见图4);
(十三)采用各向同性气相刻蚀，经由通孔14去除多晶硅层11，形成间隙15;
(十四)依次采用光刻和干法刻蚀，选择性去除有源区内的氮化硅层13和隔离层8的部分二氧化硅，使沟槽6内的导电多晶硅7的顶面和相邻沟槽之间的N型外延层3的顶面暴露出来(见图5);
(十五)在整个机构的顶层沉积肖特基势皇金属层2，截止区氮化硅层中的通孔14被肖特基势皇金属填塞，间隙15成为真空间隙9;
(十六)在整个结构的表面沉积阳极金属层I;
(十七)采用研磨单晶硅衬底4的底面的方法进行衬底减薄处理，并在单晶硅衬底4的底面沉积阴极金属层5，得到沟槽肖特基势皇二极管(见图6)。
[0025]实施例2
本实施例沟槽肖特基势皇二极管的结构与实施例1相同，不同之处在于，本实施例中真空间隙9的宽度为200A，真空间隙9的真空度为10—3托，肖特基势皇金属层2的厚度为1000A;本实施例沟槽肖特基势皇二极管的制造方法与实施例1中相同。
[0026]实施例3
本实施例沟槽肖特基势皇二极管的结构与实施例1相同，不同之处在于，本实施例中真空间隙9的宽度为1000A，真空间隙9的真空度为10—6托，肖特基势皇金属层2的厚度为5000A;本实施例沟槽肖特基势皇二极管的制造方法与实施例1中相同。
[0027]实施例4
本实施例沟槽肖特基势皇二极管的结构与实施例1大致相同，不同之处在于，除了真空间隙9还设有第二真空间隙16;
本实施例沟槽肖特基势皇二极管的制造方法有实施例1大致相同，不同之处在于，本实施例在实施例1的制作流程步骤(五)完成后，再重复步骤(四)和步骤(五)1次，然后延续步骤(六)并完成整个流程，可在隔离层中制造出第二真空间隙16(见图7)。
[0028]实施例5
本实施例沟槽肖特基势皇二极管的结构与实施例1大致相同，不同之处在于，设有6个真空间隙；
本实施例沟槽肖特基势皇二极管的制造方法有实施例1大致相同，不同之处在于，本实施例在实施例1的制作流程步骤(五)完成后，再重复步骤(四)和步骤(五)5次，然后延续步骤(六)并完成整个流程，可在隔离层中再制造出5个真空间隙，使结构中有6个真空间隙。
[0029]实施例6
本实施例沟槽肖特基势皇二极管的结构与实施例1大致相同，不同之处在于，设有10个真空间隙；
本实施例沟槽肖特基势皇二极管的制造方法有实施例1大致相同，不同之处在于，本实施例在实施例1的制作流程步骤(五)完成后，再重复步骤(四)和步骤(五)9次，然后延续步骤(六)并完成整个流程，可在隔离层中再制造出9个真空间隙，使结构中有10个真空间隙。
【主权项】
1.一种沟槽肖特基势皇二极管，其特征在于:包括中部的有源区和环绕有源区的截止区，有源区自上而下依次由阳极金属层(1)、肖特基势皇金属层(2)、第一导电类型轻掺杂的N型外延层(3)、第一导电类型重掺杂的单晶硅衬底(4)和阴极金属层(5)构成;N型外延层上部设有若干沟槽(6)，沟槽(6)横向间隔设置；肖特基势皇金属层(2)与相邻沟槽之间的N型外延层(3)的顶面形成肖特基势皇接触;沟槽(6)内填充有导电多晶硅(7)，导电多晶硅(7)的顶面与肖特基势皇金属层(2)形成欧姆接触;导电多晶硅(7)与沟槽(6)之间设有隔离层(8)，隔离层(8)的内部设有真空间隙(9);沟槽(6)在有源区和截止区相互连通。2.根据权利要求1所述的一种沟槽肖特基势皇二极管，其特征在于:所述的隔离层(8)为二氧化硅层。3.根据权利要求1所述的一种沟槽肖特基势皇二极管，其特征在于:所述真空间隙(9)的宽度为10?1000A。4.根据权利要求1或3所述的一种沟槽肖特基势皇二极管，其特征在于:所述真空间隙(9)的真空度为I?10—6托。5.根据权利要求1或3所述的一种沟槽肖特基势皇二极管，其特征在于:所述的真空间隙(9)有I?10个。6.根据权利要求1所述的一种沟槽肖特基势皇二极管，其特征在于:所述肖特基势皇金属层(2)的厚度为10?5000A。7.—种根据权利要求1所述的肖特基势皇二极管的制造方法，其特征在于包括以下步骤: (一)在第一导电类型重掺杂的单晶硅衬底(4)上生长第一类导电类型轻掺杂的N型外延层(3)； (二)依次采用光刻和干法刻蚀在N型外延层(3)中刻蚀出沟槽(6 ); (三)在整个结构的顶层生长第一氧化硅层(10); (四)在整个结构的顶层生长多晶硅层(11); (五)在整个结构的顶层生长第二二氧化硅层(12); (六)在整个结构的顶层沉积导电多晶硅(7)，导电多晶硅充满沟槽(6); (七)采用干法刻蚀选择性去除部分导电多晶硅，使导电多晶硅(7)的顶面与N型外延层(3)的顶面齐平； (八)采用干法刻蚀选择性去除部分第二二氧化硅层，使处于相邻沟槽间N型外延层(3)的顶部上的多晶硅层(11)曝露出来； (九)在整个结构的顶层沉积氮化硅层(13); (十)依次采用光刻和干法刻蚀去除未被光刻胶保护的氮化硅层，使处于有源区的沟槽(6)内的导电多晶硅(7)的顶层被氮化硅覆盖，使处于截止区且与有源区的沟槽相连通的沟槽(6 )及沟槽两侧的区域被氮化硅层(13 )覆盖； (i^一)进行热氧化处理，未被氮化硅保护的多晶硅层(11)部分氧化为二氧化硅，并与第一二氧化硅层(10)和第二二氧化硅层(12)连通融合形成隔离层(8)，有源区内的多晶硅层(11)被封闭在隔离层(8)中，截止区内的多晶硅层(11)被隔离层(8)和氮化硅层(13)共同封闭；(十二)依次采用光刻和干法刻蚀，在截止区的氮化硅层(12)中形成通孔(14)，暴露出多晶娃层(11)； (十三)采用各向同性气相刻蚀，经由通孔(14)去除多晶硅层(11)，形成间隙(15); (十四)依次采用光刻和干法刻蚀，选择性去除有源区内的氮化硅层(13)和隔离层(8)的部分二氧化硅，使沟槽(6)内的导电多晶硅(7)的顶面和相邻沟槽之间的N型外延层(3)的顶面暴露出来； (十五)在整个机构的顶层沉积肖特基势皇金属层(2)，截止区氮化硅层中的通孔(14)被肖特基势皇金属填塞，间隙(15)成为真空间隙(9); (十六)在整个结构的表面沉积阳极金属层(I); (十七)采用研磨单晶硅衬底(4)的底面的方法进行衬底减薄处理，并在单晶硅衬底(4)的底面沉积阴极金属层(5)，得到沟槽肖特基势皇二极管。8.根据权利要求7所述的一种肖特基势皇二极管的制造方法，其特征在于:在步骤(五)技术后，重复步骤(四)和步骤(五)1_9次，然后延续步骤(六)完成整个过程，在隔离层(8)中再制造1-9个真空间隙(9)。
【专利摘要】本发明公开了一种沟槽肖特基势垒二极管，包括有源区和截止区，有源区自上而下依次由阳极金属层、肖特基势垒金属层、第一导电类型轻掺杂的N型外延层、第一导电类型重掺杂的单晶硅衬底和阴极金属层构成，N型外延层上部设有若干沟槽，沟槽横向间隔设置，肖特基势垒金属层与相邻沟槽之间的N型外延层的顶面形成肖特基势垒接触，沟槽内填充有导电多晶硅，导电多晶硅与沟槽之间设有隔离层，隔离层的内部设有真空气隙，沟槽在有源区和截止区相互连通。该沟槽肖特基势垒二极管具有反向阻断电压高、反向偏压低忽然反向漏电低等优点。本发明还公开了一种沟槽肖特基势垒二极管的制造方法，该方法具有制造方法步骤少，制造成本等优点。
【IPC分类】H01L29/872, H01L29/06, H01L21/329
【公开号】CN105576045
【申请号】CN201610060658
【发明人】刘伟
【申请人】杭州立昂微电子股份有限公司
【公开日】2016年5月11日
【申请日】2016年1月28日