Pip电容器的制备方法
【技术领域】
[0001] 本发明设及半导体技术领域，尤其设及一种PIP电容器的制备方法。
【背景技术】 阳〇〇引多晶娃-绝缘薄膜-多晶娃（Pm电容器与高阻值多晶娃化RP)是模拟与射频电 路中经常同时使用的两种元器件。PIP电容器是应用于防止模拟电路发射噪声和频率调制 的器件。PIP电容器具有由多晶娃形成的下部电极和上部电极。在器件需要大电容的情况 下，通常使用PIP电容器。
[0003] 目前的PIP电容器与高阻值多晶娃制备过程包括：
[0004] 如图Ia所示，首先，在半导体衬底1的第一区域101和第二区域102上形成下部 多晶娃电极2,之后依次形成覆盖所述半导体衬底1和下部多晶娃电极2的绝缘薄膜3 W及 上部多晶娃层4,接着对第一预定区域101上的下部多晶娃层4 W及绝缘薄膜3进行刻蚀， 在半导体衬底1的第二区域上仅保留下部多晶娃电极2 W作为高阻值多晶娃，在半导体衬 底1的第二区域上形成上部多晶娃电极4'和绝缘薄膜3'，所述第二区域上的下部多晶娃电 极2、绝缘薄膜3' W及上部多晶娃电极4'构成PIP电容器。由于下部多晶娃电极2的存 在，使得绝缘薄膜3 W及上部多晶娃层4形成台阶，在刻蚀过程中，上部多晶娃层4的台阶 处会形成多晶娃的残留5,如图化中所示。运部分残留5会对半导体器件的后续工艺产生 影响，或者残留5剥落从而影响工艺中其他器件单元。
【发明内容】
阳〇化]本发明的目的在于，提供一种多晶娃-绝缘薄膜-多晶娃（PIP)电容器的工艺制 备方法，避免器件结构中形成多晶娃残留。
[0006] 为解决上述技术问题，本发明提供一种PIP电容器的制备方法，包括：
[0007] 提供半导体衬底；
[0008] 在所述半导体衬底上形成第一多晶娃层，选择性刻蚀所述第一多晶娃层，形成第 一多晶娃电极；
[0009] 沉积隔离层，所述隔离层覆盖所述第一多晶娃电极和所述半导体衬底；
[0010] 选择性刻蚀所述隔离层，保留靠近所述第一多晶娃电极的侧壁处的所述隔离层， 形成一隔离结构，并且所述隔离结构的宽度由所述半导体衬底表面向所述第一多晶娃电极 的方向逐渐减小；
[0011] 沉积绝缘薄膜，所述绝缘薄膜覆盖所述第一多晶娃电极、所述半导体衬底W及所 述隔离结构；
[0012] 沉积第二多晶娃层，所述第二多晶娃层覆盖所述绝缘薄膜；
[0013] 选择性刻蚀所述第二多晶娃层W及所述绝缘薄膜，分别形成第二多晶娃电极W及 介质层，并露出所述第一多晶娃电极W及所述半导体衬底。
[0014] 可选的，所述隔离结结构远离所述第一多晶娃电极的侧壁与所述半导体衬底表面 之间成一预定角度，所述预定角度的范围为60° -85°。 阳01引可选的，所述隔离层的厚度为i 00 A-600A。
[0016] 可选的，所述隔离层为无定型碳。 阳017] 可选的，采用化学气相沉积方法沉积所述隔离层。
[0018] 可选的，在选择性刻蚀所述第二多晶娃层W及所述绝缘薄膜之后去除所述隔离结 构。
[0019] 可选的，采用热氧化方法去除所述隔离结构。
[0020] 可选的，所述绝缘薄膜包括依次沉积的一第一氧化物层、一氮化物层W及一第二 氧化物层。
[0021] 可选的，所述第一氧化物层为氧化娃、所述氮化物层为氮化娃，所述第二氧化物层 为氧化娃。
[0022] 可选的，所述第二多晶娃电极的长度和宽度均小于所述第一多晶娃电极的长度和 宽度。
[0023] 与现有技术相比，本发明提供的PIP电容器的制备方法中，所述第一多晶娃电极 侧壁形成的所述隔离结构使得沉积在第一多晶娃电极上的绝缘薄膜W及第二多晶娃层不 会形成台阶，在刻蚀所述第二多晶娃层W及所述绝缘薄膜的过程中，不会形成多晶娃的残 留，因而提高器件的可靠性。
【附图说明】
[0024] 图Ia-化为现有技术中PIP电容器制备过程中对应的器件剖面结构示意图；
[00巧]图2为本发明一实施例中PIP电容器的制备方法的流程图；
[00%] 图3a-3f为本发明一实施例中PIP电容器的制备方法各步骤对应的半导体结构的 剖面图。
【具体实施方式】
[0027] 下面将结合示意图对本发明的PIP电容器的制备方法进行更详细的描述，其中表 示了本发明的优选实施例，应该理解本领域技术人员可W修改在此描述的本发明，而仍然 实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而 并不作为对本发明的限制。
[0028] 在下列段落中参照附图W举例方式更具体地描述本发明。根据下面说明和权利要 求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非 精准的比例，仅用W方便、明晰地辅助说明本发明实施例的目的。
[0029] 本发明的核屯、思想在于，在第一多晶娃电极侧壁形成一隔离结构，所述隔离结构 的宽度由所述半导体衬底向所述第一多晶娃电极的方向逐渐减小，并且所述隔离结构远离 所述第一多晶娃层的侧壁与所述半导体衬底表面之间成一预定角度。使得沉积的绝缘薄膜 W及第二多晶娃层边缘处不会形成尖锐的台阶，在刻蚀所述第二多晶娃层W及绝缘薄膜的 过程中，边缘处不会形成多晶娃的残留，从而提高器件的可靠性。
[0030] 下文结合图2 W及图3a-3f对本发明的PIP电容器的制备方法进行具体说明。
[0031] 参考图3a所示，执行步骤SI,提供半导体衬底10,所述半导体衬底10包括一第一 预定区域11和一第二预定区域12。所述第一预定区域11和所述第二预定区域12用于形 成不同的器件结构，W实现不同的器件功能。
[0032] 执行步骤S2,在所述半导体衬底10上沉积第一多晶娃层，然后选择性刻蚀所述第 一多晶娃层W形成图形化的第一多晶娃层，形成第一多晶娃电极20,优选采用干法刻蚀的 方式。根据工艺需要，所述第一多晶娃电极20作为PIP电容器的下部多晶娃电极，或者同 时作为PIP电容器的下部多晶娃电极和高阻值多晶娃。
[0033] 参考图3b所示，执行步骤S3,沉积隔离层30,所述隔离层30覆盖所述第一多 晶娃电极20和所述半导体衬底10。所述隔离层30的厚度为100A-600A，例如可W为 200A、300A、400A、500A，具体厚度可W根据所述第一多晶层的厚度或者需要沉积 的第二多晶层的厚度进行选择。在本实施例中，所述隔离层30为无定型碳，并且采用化学 气相沉积的方法形成。无定型碳的机械强度较大，而且可W通过高溫热氧化的方法去除。可 W理解的是，所述隔离层30并不限于为无定型碳，其他可W实现本发明使后续形成膜层在 第一多晶娃电极20侧壁位置较为平缓的目的的材料亦在本发明的保护范围之内。
[0034] 参考图3c所示，执行步骤S4,选择性刻蚀所述隔离层30,保留所述第一多晶娃电 极20侧壁的隔离层，形成一隔离结构40,所述隔离结构40的宽度由所述半导体衬底10表 面向所述第一多晶娃电极20的方向逐渐减小，例如，所述