二尺寸202。
[0075]通过第一构图工艺刻蚀第一金属层薄膜和钝化层薄膜形成包括第一金属层105、钝化层104、第一连接孔1071和凹槽108的图形，节省了工艺步骤，同时节约了生产成本。
[0076]参见图6g至6h，在形成有第一金属层105、钝化层104、第一连接孔1071和凹槽108的衬底基板101上沉积绝缘层薄膜106，，然后在绝缘层薄膜106，的表面涂覆光刻胶，并对光刻胶构图，以在绝缘层薄膜106’上形成光刻胶图案，利用该光刻胶图案作为蚀刻掩膜对绝缘层薄膜进行构图，以形成绝缘层106和第二连接孔1072，其中第一连接孔1071和第二连接孔1072连通形成过孔结构。绝缘层106的材料为有机树脂、氮化硅和氧化硅中的任意一种。
[0077]例如，参见图6h，第二连接孔1072包括第三部分，第三部分具有形成在绝缘层106上的远离衬底基板101—侧的第三尺寸203。其中，第二尺寸202小于或等于第三尺寸203，且在第一金属层105和绝缘层106之间形成第二台阶205。第二台阶205的存在使过孔结构107变得更平缓，从而更利于第二金属层的沉积，同时第二金属电层更不易断裂，增强了第二金属层的导通性能。
[0078]如图6i，在形成有过孔结构107和绝缘层106的衬底基板101上沉积第二金属层膜(未示出)，然后在第二金属层膜的表面涂覆光刻胶，并对光刻胶构图，以在第二金属层膜上形成光刻胶图案，利用该光刻胶图案作为蚀刻掩膜对第二金属层膜进行构图，以形成第二金属层1031的图案。第二金属层1031与源极1025在过孔结构107处直接接触。再利用同样的构图工艺形成透光或不透光材料的偏压电极1032，在此不再赘述。
[0079]例如，阵列基板的制备方法还可以包括在第二金属层上形成透明导电层(未示出)。例如，该透明导电层可以为ITO、AZO、IZO、透明的导电树脂、石墨烯薄膜、碳纳米管薄膜等。
[0080]如图6j，在形成有第二金属层1031和偏压电极1032的衬底基板101上形成a-Si半导体层1033。
[0081]本发明的实施例提供一种阵列基板及其制备方法、传感器和探测设备。本发明至少一个实施例提供一种阵列基板，包括:衬底基板;薄膜晶体管，设置于衬底基板上，该薄膜晶体管包括源极和有源层;钝化层，设置于薄膜晶体管上;第一金属层，设置于钝化层上;绝缘层，设置于第一金属层上;过孔结构，贯穿绝缘层、第一金属层和钝化层;检测单元，设置于绝缘层上，检测单元包括第二金属层;其中，第二金属层通过过孔结构与源极直接接触。该阵列基板以及包含该阵列基板的传感器和探测设备具有以下有益效果:该阵列基板可用于传感器和探测设备，在阵列基板的制作过程中可在同一构图工艺中对第一金属层和钝化层进行构图，合并了制作工序，便于生产，同时节省了生产成本。
[0082]有以下几点需要说明:
[0083](I)为表示清楚，并没有给出阵列基板、传感器和探测设备的全部结构。为实现传感器和探测设备的必要功能，本领域技术人员可以根据具体应用场景进行设置其他未示出的结构，本发明对此不做限制。本公开的附图也只涉及到本发明实施例涉及到的结构，其他结构可在本公开的基础上参考通常设计。
[0084](2)在彼此不冲突的情况下，本发明的不同示例中的特征可以相互组合。
[0085]以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
【主权项】
1.一种阵列基板，包括: 衬底基板； 薄膜晶体管，设置于所述衬底基板上，所述薄膜晶体管包括源极和有源层； 钝化层，设置于所述薄膜晶体管上； 第一金属层，设置于所述钝化层上； 绝缘层，设置于所述第一金属层上； 过孔结构，贯穿所述绝缘层、所述第一金属层和所述钝化层； 检测单元，设置于所述绝缘层上，所述检测单元包括第二金属层； 其中，所述第二金属层通过所述过孔结构与所述源极直接接触。2.根据权利要求1所述的阵列基板，还包括: 贯穿所述第一金属层和所述钝化层的凹槽，且所述凹槽在平行于所述衬底基板的方向上位于所述过孔结构和所述有源层之间，所述第一金属层在所述凹槽处断开以形成彼此间隔的不同部分。3.根据权利要求2所述的阵列基板，其中，所述第一金属层在所述衬底基板上的投影与所述薄膜晶体管在所述衬底基板上的投影至少部分重合。4.根据权利要求3所述的阵列基板，其中，所述检测单元还包括与所述第二金属层间隔设置的偏压电极、以及与所述第二金属层和所述偏压电极均接触的半导体层。5.根据权利要求1-4中任一项所述的阵列基板，其中，所述第二金属层上设置有透明导电层。6.根据权利要求5所述的阵列基板，其中，所述透明导电层的厚度大于所述第二金属层的厚度。7.根据权利要求6所述的阵列基板，其中，所述透明导电层包括ITO、IZO中的任意一种。8.根据权利要求1-4中任一项所述的阵列基板，其中，所述绝缘层的材料为有机树脂、氮化硅和氧化硅中的任意一种。9.根据权利要求8所述的阵列基板，其中，所述绝缘层的厚度为1-4μπι。10.根据权利要求9所述的阵列基板，其中，所述第一金属层、所述第二金属层的材料为钼、铝、铜中的任意一种或组合。11.一种传感器，包括权利要求1-10中任一项所述的阵列基板。12.一种探测设备，包括权利要求11所述的传感器。13.—种阵列基板的制备方法，包括: 在衬底基板上形成薄膜晶体管，所述薄膜晶体管包括源极和有源层； 在所述薄膜晶体管上依次沉积钝化层薄膜和第一金属层薄膜； 对所述第一金属层薄膜和所述钝化层薄膜进行第一构图工艺以形成第一金属层、钝化层、位于所述第一金属层和所述钝化层中的第一连接孔和凹槽，所述第一连接孔露出所述源极的一部分，所述第一金属层在所述凹槽处断开以形成彼此间隔的不同部分； 在所述第一金属层、所述钝化层、所述第一连接孔和所述凹槽上形成绝缘层薄膜并进行第二构图工艺以形成绝缘层图案和第二连接孔，其中所述第一连接孔和所述第二连接孔连通以形成过孔结构； 在形成有所述过孔结构的衬底基板上形成检测单元，所述检测单元包括第二金属层，所述第二金属层通过所述过孔结构与所述源极直接接触。14.根据权利要求13所述的制备方法，其中，在所述第一构图工艺中，采用第一刻蚀剂对所述第一金属层薄膜和所述钝化层薄膜进行刻蚀。15.根据权利要求13所述的制备方法，其中，在所述第一构图工艺中，采用第二刻蚀剂和第三刻蚀剂分别对所述第一金属层薄膜和所述钝化层薄膜进行刻蚀。16.根据权利要求13-15中任一项所述的制备方法，其中，所述凹槽在平行于所述衬底基板的方向上位于所述过孔结构和所述有源层之间。17.根据权利要求16所述的制备方法，其中，所述第一金属层在所述衬底基板上的投影与所述薄膜晶体管在所述衬底基板上的投影至少部分重合。18.根据权利要求17所述的制备方法，还包括:在所述第二金属层上形成透明导电层。19.根据权利要求18所述的制备方法，其中，所述透明导电层包括ITO、IZO中的任意一种。
【专利摘要】一种阵列基板及其制备方法、传感器和探测设备。该阵列基板，包括：衬底基板；薄膜晶体管，设置于所述衬底基板上，所述薄膜晶体管包括源极和有源层；钝化层，设置于所述薄膜晶体管上；第一金属层，设置于所述钝化层上；绝缘层，设置于所述第一金属层上；过孔结构，贯穿所述绝缘层、所述第一金属层和所述钝化层；检测单元，设置于所述绝缘层上，所述检测单元包括第二金属层；其中，所述第二金属层通过所述过孔结构与所述源极直接接触。在制作该结构的阵列基板的过程中，可在同一构图工艺中对第一金属层和钝化层进行构图，合并了制作工序，便于生产，同时节省了生产成本。
【IPC分类】H01L21/768, H01L27/14, H01L21/77, H01L27/12
【公开号】CN105720063
【申请号】CN201610229060
【发明人】林家强
【申请人】京东方科技集团股份有限公司, Ka图像
【公开日】2016年6月29日
【申请日】2016年4月13日