在介质基片同一平面上集成两种方阻薄膜电路的图形电镀方法
【专利摘要】本发明提出了一种在介质基片同一平面上集成两种方阻薄膜电路的图形电镀方法，包括以下步骤：在介质基片同一平面上依次溅射大方阻电阻薄膜、小方阻电阻薄膜、粘附层薄膜和导体层薄膜；通过涂覆光刻胶、前烘、曝光、显影及后烘，在待图形电镀面上形成图形化光刻胶区；在上述图形化光刻胶区电镀加厚金属电极层和保护层；将图形化光刻胶剥离，然后将未电镀加厚区域的导体层薄膜和粘附层薄膜刻蚀干净，再去除所述保护金属层；光刻蚀制作小方阻薄膜电阻；光刻蚀制作大方阻薄膜电阻。本发明制作出的电路图形具有导体图形侧生长小、线条边缘陡直、图形分辨率高等优点。
【专利说明】
在介质基片同一平面上集成两种方阻薄膜电路的图形电镀方法
技术领域
[0001]本发明涉及微波毫米波薄膜电路制造技术领域，特别涉及一种在介质基片同一平面上集成两种方阻薄膜电路的图形电镀方法。
【背景技术】
[0002]基于分布式薄膜电阻加载的电场辐射宽带检测器，适用于近远场全空间区域的射频宽带电场辐射探测。该方案采用分布式薄膜电阻加载的电小探头进行电场辐射的宽带接收，然后通过高灵敏度的低势皇肖特基二极管进行电场辐射的检测，并将检波信号通过曲折型高阻线构成的低通滤波器射频信号隔离，从而达到低失真输出的目的。基于分布式薄膜电阻加载的电场辐射宽带检测器，其结构及各组成部分如图1所示，该电场辐射宽带检测器主要由六个部分构成，分别是分布式薄膜电阻加载的电小探头1、高灵敏度检波二极管2，高阻低通滤波器3、高阻传输线4，输出端口 5及低损耗介质板6。电场辐射宽带检测器通过分布式薄膜电阻加载的电小探头I接收空间中的电场辐射信号，然后通过高灵敏度检波二极管2进行电场辐射强度的检测，电场辐射强度的检测值通过高阻低通滤波器3及高阻传输线4传送到输出端口 5。
[0003]功率探头天线电路制作工艺实现过程中需要将大小两种方阻的薄膜电阻集成在同一个介质表面。其中，这两种方阻互连薄膜电阻的大方阻范围在180 Ω /?250 Ω /之间，小方阻在1 Ω /左右(为薄膜电路方阻标记单位，也称作方块或方)ο微波薄膜集成电路图形的制作方法有三种:一种是整板电镀深腐蚀法，即先整板电镀后光刻成型，属于减成法制作工艺;第二种是先光刻图形后电镀法，即先经过沉积种子层、光刻刻蚀图形，然后电镀金属层而达到要求;第三种是底层连接电镀法，即先对真空镀膜的基板进行光刻，腐蚀去除电路图形以外的表面膜层而保留下面的打底层(如Cr、TiW、Ta或TaN)，利用打底层来实现图形的电连接，然后进行电镀，这样就可在图形上镀上金属而在打底层上镀不上金属，最后腐蚀除去打底层即可。第一种方法不但成本高，且由于电镀膜层较厚，湿法腐蚀存在较大的腐蚀因子，使得带线的尺寸变小，精度变差;第二种方法电阻层上容易产生金属镀点，去除金属镀点容易划伤电路图形；第三种方法打底层金属材料方阻范围选择不当或氧化钝化处理不当，打底层上也容易产生金属镀点，去除金属镀点时同样容易划伤电路图形。后面两种方法除了具有各自的缺点外，还会随着镀层厚度的增加，带线侧生长也增加，使带线尺寸增加，精度也变差。这三种方法都给电路图形尺寸的精确控制带来困难，从而影响薄膜电路的性能和成品率。
[0004]因此，现有技术用于在介质基片同一平面上集成两种方阻薄膜电路的电镀时存在缺陷，需要改进。
【发明内容】
[0005]本发明的目的是提供一种在介质基片同一平面上集成两种方阻薄膜电路的图形电镀方法，解决现有的在介质基片的同一平面上集成两种方阻的薄膜电路电镀时，电阻层上容易产生金属镀点和图形精度较低的问题。
[0006]本发明的技术方案是这样实现的:
[0007]—种在介质基片同一平面上集成两种方阻薄膜电路的图形电镀方法，包括以下步骤:
[0008]步骤(101):在介质基片同一平面上依次溅射大方阻电阻薄膜、小方阻电阻薄膜、粘附层薄膜和导体层薄膜；
[0009]步骤(102):通过涂覆光刻胶、前烘、曝光、显影及后烘，在待图形电镀面上形成图形化光刻胶区；
[0010]步骤(103):在上述图形化光刻胶区电镀加厚金属电极层和保护层；
[0011]步骤(104):将图形化光刻胶剥离，然后将未电镀加厚区域的导体层薄膜和粘附层薄膜刻蚀干净，再去除所述保护金属层；
[0012]步骤(105):光刻蚀制作小方阻薄膜电阻；
[0013]步骤(106):光刻蚀制作大方阻薄膜电阻。
[0014]可选地，所述步骤(101)中，所述大方阻电阻薄膜材料为NiCr薄膜，小方阻电阻薄膜材料为TaN薄膜或Ta薄膜，粘附层薄膜材料为TiW薄膜或Ti薄膜，导体层薄膜材料为Au薄膜。
[0015]可选地，所述步骤(101)中，所述介质基片的形状为圆形或正方形，厚度为
0.127mm-0.508mmo
[0016]可选地，所述步骤(101)中，所述介质基片的材料为纯度99.6%_100%的氧化铝基片或纯度98%的氮化铝基片或蓝宝石基片。
[0017]本发明的有益效果是:
[0018](I)制作出的电路图形具有导体图形侧生长小、线条边缘陡直、图形分辨率高等优占.V ，
[0019](2)大小方阻薄膜电阻层上均不会产生金属镀点，减少了划伤导体图形的风险，大幅提高了电路良品率，适用于在介质基片同一平面上集成两种方阻薄膜电路图形的电镀批量生产。
【附图说明】
[0020]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0021]图1为基于分布式薄膜电阻加载的电场辐射宽带检测器示意图；
[0022]图2为本发明提供的一种在介质基片同一平面上集成两种方阻薄膜电路的图形电镀方法流程图；
[0023]图3a_f为本发明提供的一种在介质基片同一平面上集成两种方阻薄膜电路的图形电镀方法一个具体实施例的示意图。
【具体实施方式】
[0024]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0025]本发明提供了一种在介质基片同一平面上集成两种方阻薄膜电路的图形电镀方法，如图2所示，本发明的方法包括以下步骤:
[0026]步骤101:在介质基片同一平面上依次溅射大方阻电阻薄膜、小方阻电阻薄膜、粘附层薄膜和导体层薄膜；
[0027]步骤102:通过涂覆光刻胶、前烘、曝光、显影及后烘，在待图形电镀面上形成图形化光刻胶区；
[0028]步骤103:在上述图形化光刻胶区电镀加厚金属电极层和保护层；
[0029]步骤104:将图形化光刻胶剥离，然后将未电镀加厚区域的导体层薄膜和粘附层薄膜刻蚀干净，再去除所述保护金属层；
[0030]步骤105:光刻蚀制作小方阻薄膜电阻；
[0031]步骤106:光刻蚀制作大方阻薄膜电阻。
[0032]所述步骤101中，所述大方阻电阻薄膜材料为NiCr薄膜，小方阻电阻薄膜材料为TaN薄膜或Ta薄膜，粘附层薄膜材料为TiW薄膜或Ti薄膜，导体层薄膜材料为Au薄膜。
[0033]所述步骤101中，所述介质基片的形状为圆形或正方形，厚度为0.127mm-0.508mm;所述介质基片的材料为纯度99.6%-100%的氧化铝基片或纯度98%的氮化铝基片或蓝宝石基片。
[0034]下面结合具体实施例，并参照附图3，对本发明的在介质基片同一平面上集成两种方阻薄膜电路的图形电镀方法作进一步详细说明:
[0035]实施例一
[0036]氧化铝介质基片同一平面上依次沉积NiCr/TaN/TiW/Au薄膜，以制作TaN和NiCr两种不同方阻的薄膜电路图形电镀为例:
[0037]首先，提供一介质基片401，如图3a所示，介质材料为纯度99.6%_100%的2in X2in正方形氧化铝基片，厚度为0.254mm，单面抛光，粗糙度Slyin。将介质基片401清洗干净后，在其抛光面上采用磁控溅射工艺依次溅射NiCr/TaN/TiW/Au薄膜。其中，大方阻电阻薄膜材料402为200 Ω /的NiCr薄膜，小方阻电阻薄膜材料403为9.5 Ω /的TaN薄膜，粘附层薄膜材料404为TiW薄膜，导体层薄膜材料405为Au薄膜。
[0038]接下来，将电极图形制作光刻第一掩膜版。在介质基片401表面导体层薄膜材料405Au薄膜上旋转涂布一层BP-218型光刻胶，匀胶转速3000rpm，匀胶时间为30s，然后在90°C恒温干燥箱中前烘lOmin，采用紫外线接触式曝光，曝光时将掩膜版的胶膜面朝下，光强6mW/cm2，曝光时间15s，曝光完后使用显影液显影，室温下显影20s，经过去离子水漂洗15s后，用氮气吹干，再在120°C恒温干燥箱中后烘20分钟。经过涂覆光刻胶、前烘、曝光、显影和后烘一系列步骤，就在该介质基片401的导体层薄膜材料405Au薄膜表面上得到图形化光刻胶区406，如图3b所示。
[0039]第三步，将形成图形化光刻胶区406的介质基片401浸入25°C除油剂中处理60s，用去离子水快速冲洗30s，接着放入盐酸中微蚀60s，用去离子水快速冲洗30s，然后接通电源，将电流密度设置为6mA/cm2，预镀金10s，再将电流密度和电镀时间分别设置为4mA/cm2和15min，制备金镀层3μπι。电镀金后，再接着电镀2μπι铜镀层。依次经过除油、酸洗、挂镀方式电镀金、电镀铜一系列步骤，则在该介质基片401形成图形化光刻胶区406的之外区域实现了电镀金镀层407和保护金属层408铜镀层的制作，如图3c所示。
[0040]第四步，使用丙酮在室温下清洗30s，将该介质基片401形成图形化光刻胶区406剥离干净。然后用碘-碘化钾溶液刻蚀溅射的导体层薄膜材料405Au薄膜，刻蚀干净后，再使用双氧水在室温下完成粘附层薄膜材料404TiW薄膜的刻蚀，最后使用三氯化铁溶液将保护金属层408铜镀层刻蚀干净，则完成了在介质基片401上薄膜电路电极图形409的电镀制作，如图3d所示。
[0041]第五步，将小方阻薄膜电阻图形制作光刻第二掩膜版。在介质基片401表面形成电极图形409的微结构上，旋转涂布一层BP-218型光刻胶，匀胶转速3000rpm，匀胶时间为30s，然后在90°C恒温干燥箱中前烘lOmin，采用紫外线接触式曝光，曝光时将掩膜版的胶膜面朝下，光强6mW/cm2，曝光时间15s，曝光完后使用显影液显影，室温下显影20s，经过去离子水漂洗15s后，用氮气吹干，再在120°C恒温干燥箱中后烘20分钟，坚膜处理后接着进行小方阻电阻薄膜材料403TaN薄膜的刻蚀操作，最后用丙酮去除光刻胶。经过涂覆光刻胶、前烘、曝光、显影、后烘、刻蚀和去胶一系列步骤，采用正胶光刻蚀工艺在介质基片401表面形成TaN薄膜和NiCr薄膜并联的的小方阻薄膜电阻图形410，如图3e所示。
[0042]最后，将大方阻薄膜电阻图形制作光刻第三掩膜版。在介质基片401表面形成电极图形409，及形成TaN薄膜和NiCr薄膜并联的小方阻薄膜电阻图形410的微结构上，旋转涂布一层BP-218型光刻胶，匀胶转速3000rpm，匀胶时间为30s，然后在90°C恒温干燥箱中前烘lOmin，采用紫外线接触式曝光，曝光时将掩膜版的胶膜面朝下，光强6mW/cm2，曝光时间15s，曝光完后使用显影液显影，室温下显影20s，经过去离子水漂洗15s后，用氮气吹干，再在120°C恒温干燥箱中后烘20分钟，紧接着刻蚀大方阻电阻薄膜材料402NiCr薄膜，最后用丙酮去除光刻胶。经过涂覆光刻胶、前烘、曝光、显影、后烘、刻蚀和去胶一系列步骤，采用正胶光刻蚀工艺，在介质基片401表面形成NiCr大方阻薄膜电阻图形411、TaN薄膜和NiCr薄膜并联的小方阻薄膜电阻图形410和电极图形409，如图3f所示。至此，在介质基片同一平面上集成两种方阻薄膜电路的图形电镀制作完毕。
[0043]实施例二
[0044]蓝宝石介质基片同一平面上依次沉积NiCr/Ta/Ti/Au薄膜，以集成Ta、NiCr两种不同方阻的薄膜电路图形电镀为例:
[0045]首先，提供一介质基片401，如图3a所示，介质材料为直径2in的圆形蓝宝石基片，厚度为0.254mm，双面抛光，粗糙度glyin。将介质基片401清洗干净后，在其抛光面上采用磁控溅射工艺依次溅射NiCr/Ta/Ti/Au薄膜。其中，大方阻电阻薄膜材料402为250 Ω /的NiCr薄膜，小方阻电阻薄膜材料403为10 Ω /的Ta薄膜，粘附层薄膜材料404为Ti薄膜，导体层薄膜材料405为Au薄膜。
[0046]接下来，将电极图形制作光刻第一掩膜版。在介质基片401的导体层薄膜材料405Au薄膜上旋转涂布一层RZJ-390PG型光刻胶，匀胶转速3000rpm，匀胶时间为30s，然后在90°C恒温干燥箱中前烘8min，采用紫外线接触式曝光，曝光时将掩膜版的胶膜面朝下，光强6mW/cm2，曝光时间15s，曝光完后使用显影液显影，室温下显影20s，经过去离子水漂洗15s后，用氮气吹干，再在120°C恒温干燥箱中后烘20分钟。经过涂覆光刻胶、前烘、曝光、显影和后烘一系列步骤，就在该介质基片401的导体层薄膜材料405Au薄膜表面上得到图形化光刻胶区406，如图3b所示。
[0047]第三步，将形成图形化光刻胶区406的介质基片401浸入25°C除油剂中处理60s，用去离子水快速冲洗30s，接着放入盐酸中微蚀60s，用去离子水快速冲洗30s，然后接通电源，将电流密度设置为6mA/cm2，预镀金10s，再将电流密度和电镀时间分别设置为4mA/cm2和15min，制备金镀层3μπι。电镀金后，再接着电镀2μπι铜镀层。依次经过除油、酸洗、挂镀方式电镀金、电镀铜一系列步骤，则在该介质基片401形成图形化光刻胶区406的之外区域实现了电镀金镀层407和保护金属层408铜镀层的制作，如图3c所示。
[0048]第四步，使用丙酮在室温下清洗30s，将该介质基片401形成图形化光刻胶区406剥离干净。然后用碘-碘化钾溶液在室温下刻蚀溅射的导体层薄膜材料405Au薄膜，腐蚀干净后，再使用双氧水在室温下完成粘附层薄膜材料404Ti薄膜的刻蚀，最后使用三氯化铁溶液将保护金属层408铜镀层刻蚀干净，则完成了在介质基片401上薄膜电路电极图形409的电镀制作，如图3d所示。
[0049]第五步，将小方阻薄膜电阻图形制作光刻第二掩膜版。在介质基片401表面形成电极图形409的微结构上，旋转涂布一层RZJ-390PG型光刻胶，匀胶转速3000rpm，匀胶时间为30s，然后在90°C恒温干燥箱中前烘8min，采用紫外线接触式曝光，曝光时将掩膜版的胶膜面朝下，光强6mW/cm2，曝光时间15s，曝光完后使用显影液显影，室温下显影20s，经过去离子水漂洗15s后，用氮气吹干，再在120°C恒温干燥箱中后烘20分钟，坚膜处理后接着进行小方阻电阻薄膜材料403Ta薄膜的刻蚀操作，最后用丙酮去除光刻胶。经过涂覆光刻胶、前烘、曝光、显影、后烘、刻蚀和去胶一系列步骤，采用正胶光刻蚀工艺在介质基片401表面形成Ta薄膜和NiCr薄膜并联的小方阻薄膜电阻图形410，如图3e所示。
[0050]最后，将大方阻薄膜电阻图形制作光刻第三掩膜版。在介质基片401表面形成电极图形409，及形成Ta薄膜和NiCr薄膜并联的小方阻薄膜电阻图形410的微结构上，旋转涂布一层RZJ-390PG型光刻胶，匀胶转速3000rpm，匀胶时间为30s，然后在90°C恒温干燥箱中前烘8min，采用紫外线接触式曝光，曝光时将掩膜版的胶膜面朝下，光强6mW/cm2，曝光时间15s，曝光完后使用显影液显影，室温下显影20s，经过去离子水漂洗15s后，用氮气吹干，再在120°C恒温干燥箱中后烘20分钟，紧接着刻蚀大方阻电阻薄膜材料402NiCr薄膜，最后用丙酮去除光刻胶。经过涂覆光刻胶、前烘、曝光、显影、后烘、刻蚀和去胶一系列步骤，采用正胶光刻蚀工艺，在介质基片401表面形成NiCr大方阻薄膜电阻图形411、Ta薄膜和NiCr薄膜并联的小方阻薄膜电阻图形410和电极图形409，如图3f所示。至此，在介质基片同一平面上集成两种方阻薄膜电路的图形电镀制作完毕。
[0051]综上所述，本发明的一种在介质基片同一平面上集成两种方阻薄膜电路的图形电镀方法，制作出的电路图形具有导体图形侧生长小、线条边缘陡直、图形分辨率高等优点；大小方阻薄膜电阻层上均不会产生金属镀点，减少了划伤导体图形的风险，大幅提高了电路良品率，适用于在介质基片同一平面上集成两种方阻薄膜电路图形的电镀批量生产。
[0052]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种在介质基片同一平面上集成两种方阻薄膜电路的图形电镀方法，其特征在于，包括以下步骤: 步骤(101):在介质基片同一平面上依次溅射大方阻电阻薄膜、小方阻电阻薄膜、粘附层薄膜和导体层薄膜； 步骤(102):通过涂覆光刻胶、前烘、曝光、显影及后烘，在待图形电镀面上形成图形化光刻胶区； 步骤(103):在上述图形化光刻胶区电镀加厚金属电极层和保护层； 步骤(104):将图形化光刻胶剥离，然后将未电镀加厚区域的导体层薄膜和粘附层薄膜刻蚀干净，再去除所述保护金属层； 步骤(105):光刻蚀制作小方阻薄膜电阻； 步骤(106):光刻蚀制作大方阻薄膜电阻。2.如权利要求1所述的一种在介质基片同一平面上集成两种方阻薄膜电路的图形电镀方法，其特征在于，所述步骤(101)中，所述大方阻电阻薄膜材料为NiCr薄膜，小方阻电阻薄膜材料为TaN薄膜或Ta薄膜，粘附层薄膜材料为TiW薄膜或Ti薄膜，导体层薄膜材料为Au薄膜。3.如权利要求1所述的一种在介质基片同一平面上集成两种方阻薄膜电路的图形电镀方法，其特征在于，所述步骤(101)中，所述介质基片的形状为圆形或正方形，厚度为0.127mm-0.508mmo4.如权利要求1所述的一种在介质基片同一平面上集成两种方阻薄膜电路的图形电镀方法，其特征在于，所述步骤(101)中，所述介质基片的材料为纯度99.6%-100%的氧化铝基片或纯度98 %的氮化铝基片或蓝宝石基片。
【文档编号】H01L21/70GK105826231SQ201610351452
【公开日】2016年8月3日
【申请日】2016年5月18日
【发明人】曹乾涛, 赵海轮, 孙佳文
【申请人】中国电子科技集团公司第四十研究所, 中国电子科技集团公司第四十一研究所