半导体结构及其制法
【专利摘要】一种半导体结构及其制法，半导体结构包括基板、绝缘保护层以及阻挡结构。基板具有基板本体与多个电性连接垫，基板本体具有相对的第一表面与第二表面，且基板本体的第一表面定义有电性连接区，而电性连接垫形成于基板本体的第一表面并位于电性连接区内。绝缘保护层形成于基板本体的第一表面与电性连接垫上。阻挡结构形成于基板本体的第一表面或绝缘保护层上，并位于电性连接区外以包围电性连接垫。藉此，本发明可防止如封装胶体渗入至电性连接垫上，以提高产品的良率。
【专利说明】
半导体结构及其制法
技术领域
[0001]本发明涉及一种半导体结构及其制法，特别是指一种具有阻挡结构的半导体结构及其制法。
【背景技术】
[0002]图1A至图1B为绘示现有技术的半导体结构I及其制法的剖视示意图，其中，图1A’为图1A于线段AA的仰视示意图。
[0003]如图1A所示，先提供一具有基板本体101与多个电性连接垫102的基板10，该基板本体101具有相对的第一表面1la与第二表面101b，且该基板本体101的第一表面1la上形成有防焊层11 (solder mask)，该防焊层11具有下表面11a、及分别形成于该下表面Ila的多个开孔111与多个凹部112(凹陷)。
[0004]接着，对该基板10进行切单作业并剔除不良品，再将胶片12贴合于该防焊层11的下表面11a。然后，将芯片13设置于该基板本体101的第二表面101b，并透过多个导电凸块14电性连接该芯片13与该基板本体101。
[0005]如图1B所示，形成封装胶体15于该胶片12与该基板10上，以藉由该封装胶体15包覆该基板本体101、防焊层11、芯片13及导电凸块14。
[0006]惟，上述现有技术的半导体结构I的缺点在于:因该防焊层11会于该些电性连接垫102处形成多个凸部，并于非该些电性连接垫102处形成多个凹部112 (凹陷)，使得该基板10 (或防焊层11)的周缘与该胶片12之间形成有间隙121，并使该防焊层11的下表面Ila成为凹凸不平的表面，以致该防焊层11的下表面Ila与该胶片12之间难以完全紧密贴合。
[0007]因此，在该封装胶体15的模压过程中，该封装胶体15容易通过该防焊层11的间隙121与凹部112而渗入至该防焊层11的开孔111中，使得该封装胶体15污染该些开孔111所外露的电性连接垫102的下表面102a，导致后续在该些电性连接垫102上分别植接如焊球(图中未绘示)时，该些焊球容易自该些电性连接垫102上脱落，因而降低产品的良率。
[0008]因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
【发明内容】
[0009]本发明提供一种半导体结构及其制法，其可防止如封装胶体渗入至电性连接垫上，以提尚广品的良率。
[0010]本发明的半导体结构包括:基板，其具有基板本体与多个电性连接垫，其中，该基板本体具有相对的第一表面与第二表面，且该基板本体的第一表面定义有电性连接区，而该些电性连接垫形成于该基板本体的第一表面并位于该电性连接区内；绝缘保护层，其形成于该基板本体的第一表面与该些电性连接垫上；以及阻挡结构，其形成于该基板本体的第一表面或该绝缘保护层上，且该阻挡结构位于该电性连接区外以包围该些电性连接垫。
[0011]又，本发明的半导体结构的制法包括:提供一具有基板本体与多个电性连接垫的基板，该基板本体具有相对的第一表面与第二表面，且该基板本体的第一表面定义有电性连接区，而该些电性连接垫形成于该基板本体的第一表面并位于该电性连接区内；以及形成绝缘保护层于该基板本体的第一表面与该些电性连接垫上，并形成阻挡结构于该基板本体的第一表面或该绝缘保护层上，其中，该阻挡结构位于该电性连接区外以包围该些电性连接垫。
[0012]上述的半导体结构及其制法中，该阻挡结构可形成于该基板本体的第一表面的周缘、或该周缘的绝缘保护层上。或者，该阻挡结构可形成于该基板本体的第一表面的周缘与该电性连接区之间，并与该周缘相隔一间距。
[0013]上述的半导体结构及其制法中，该阻挡结构的材质可为导电材料，并相同或不同于该些电性连接垫的材质，且该阻挡结构可电性连接至该些电性连接垫其中至少一者以作为电源或接地之用。或者，该阻挡结构的材质可为非导电材料或绝缘材料，并相同或不同于该绝缘保护层的材质。
[0014]上述的半导体结构及其制法中，可将该基板上的该绝缘保护层与该阻挡结构其中至少一者贴合于承载件上，且该承载件可为胶片、剥离膜或具有黏着层的承载片。
[0015]上述的半导体结构及其制法中，该绝缘保护层可形成于该些电性连接垫上，并具有多个开孔以分别外露出该些电性连接垫的下表面。
[0016]上述的半导体结构及其制法中，可设置半导体组件于该基板上，并透过多个导电组件电性连接该半导体组件与该基板。
[0017]上述的半导体结构及其制法中，可形成封装胶体于该基板上以包覆该基板本体的侧表面。
[0018]由上可知，本发明的半导体结构及其制法中，主要是形成阻挡结构于基板本体的第一表面(如周缘)或绝缘保护层上，并藉由该阻挡结构包围位于电性连接区内的多个电性连接垫。
[0019]藉此，该阻挡结构可具有足够的厚度(高度)或垫高该绝缘保护层的厚度(高度)，以在如封装胶体的模压过程中，利用该阻挡结构阻挡该封装胶体通过该绝缘保护层与该承载件之间隙或凹部(凹陷)，使该封装胶体不会渗入至该些电性连接垫上，从而避免该封装胶体污染该些电性连接垫的表面，有利后续在该些电性连接垫上分别植接如焊球或进tx电性连接作业，进而提尚广品的良率。
[0020]而且，该阻挡结构的材质可相同于该些电性连接垫的材质，并可同时形成该阻挡结构与该些电性连接垫于该基板本体的第一表面上，以减少该半导体结构的制程及降低成本。又，该阻挡结构可电性连接至该些电性连接垫其中至少一者以作为电源或接地之用，从而提升该半导体结构的电性效能。
[0021]另外，该阻挡结构的材质也可相同于该绝缘保护层的材质，并可采用相同或重复的方式(如印刷方式)形成该阻挡结构于该绝缘保护层上(或形成该绝缘保护层于该阻挡结构上)，即能增加该绝缘保护层或该阻挡结构的厚度，且能简化制程及降低成本。
【附图说明】
[0022]图1A至图1B为绘示现有技术的半导体结构及其制法的剖视示意图，其中，图1A’为图1A于线段AA的仰视示意图；
[0023]图2A至图2D为绘示本发明的半导体结构及其制法的第一实施例的剖视示意图，其中，图2A’为图2A于线段BB的仰视示意图，图2A”为图2A’的另一实施例；
[0024]图3为绘示本发明的半导体结构的第二实施例的剖视示意图；以及
[0025]图4为绘示本发明的半导体结构的第三实施例的剖视示意图。
[0026]主要组件符号说明
[0027]1、2、3、4半导体结构
[0028]10、20基板
[0029]101、201基板本体
[0030]101a、201a第一表面
[0031]101b、201b第二表面
[0032]102电性连接垫
[0033]102a、lla、202a、21a、22a 下表面
[0034]11防焊层
[0035]111、211、231开孔
[0036]112、212凹部
[0037]12胶片
[0038]121间隙
[0039]13芯片
[0040]14导电凸块
[0041]15、28封装胶体
[0042]201c侧表面
[0043]20 Id周缘
[0044]202第一电性连接垫
[0045]203第二电性连接垫
[0046]204电性连接区
[0047]21第一绝缘保护层
[0048]22阻挡结构
[0049]23第二绝缘保护层
[0050]24承载件
[0051]25半导体组件
[0052]251焊垫
[0053]26导电组件
[0054]27底胶
[0055]AA、BB线段
[0056]D间距。
【具体实施方式】
[0057]以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
[0058]须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
[0059]同时，本说明书中所引用的如“上”、“下”、“一”、“第一”、“第二”、“表面”或“电性连接区”等用语，亦仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
[0060]图2A至图2D为绘示本发明的半导体结构2及其制法的第一实施例的剖视示意图，其中，图2A’为图2A于线段BB的仰视示意图，图2A”为图2A’的另一实施例。
[0061]如图2A与图2B所示，先提供一具有基板本体201、多个第一电性连接垫202与多个第二电性连接垫203的基板20，且该基板20可为线路基板、半导体基板或中介板等。
[0062]该基板本体201具有相对的第一表面201a (如下表面)与第二表面201b (如上表面)及侧表面201c，且该基板本体201的第一表面201a定义有电性连接区204 (或植球区)。而该些第一电性连接垫202形成于该基板本体201的第一表面201a并位于该电性连接区204内，该些第二电性连接垫203形成于该基板本体201的第二表面201b。
[0063]另外，可形成第一绝缘保护层21 (如防焊层)于该基板本体201的第一表面201a与该些第一电性连接垫202上，且该第一绝缘保护层21可具有下表面21a、及分别形成于该下表面21a的多个开孔211与多个凹部212 (凹陷)，该些开孔211分别外露出该些第一电性连接垫202的下表面202a。
[0064]同时，可形成阻挡结构22于该基板本体201的第一表面201a，且该阻挡结构22位于该电性连接区204外以包围该些第一电性连接垫202，而该阻挡结构22的形状可为方形、矩形、圆形、椭圆形、规则形状或不规则形状。
[0065]在图2A与图2A’中，该阻挡结构22可形成于该基板本体201的第一表面201a的周缘201d，且该第一绝缘保护层21更形成于该阻挡结构22上并外露出该阻挡结构22的一侧表面。
[0066]而在图2A”中，该阻挡结构22也可形成于该基板本体201的第一表面201a的周缘201d与该电性连接区204之间，并与该周缘201d相隔一间距D。
[0067]该阻挡结构22的材质可为导电材料，并可相同或不同于该些第一电性连接垫202的材质。例如，该阻挡结构22的材质相同于该些第一电性连接垫202的材质，并同时形成该阻挡结构22与该些第一电性连接垫202于该基板本体201的第一表面201a上，即可减少该半导体结构2的制程及降低成本。又，该阻挡结构22也可电性连接至该些第一电性连接垫202其中至少一者，以供该阻挡结构22作为电源(power)或接地(ground)之用，从而提升该半导体结构2的电性效能。
[0068]该阻挡结构22的材质也可为非导电材料或绝缘材料，并可相同或不同于该第一绝缘保护层21的材质。例如，该阻挡结构22的材质相同于该第一绝缘保护层21的材质，并采用相同或重复的方式(如印刷方式)形成该阻挡结构22于该第一绝缘保护层21上(或形成该第一绝缘保护层21于该阻挡结构22上)，即能增加该第一绝缘保护层21或该阻挡结构22的厚度，且能简化制程及降低成本。
[0069]另外，可形成第二绝缘保护层23 (如防焊层)于该基板本体201的第二表面201b与该些第二电性连接垫203上，该第二绝缘保护层23并可具有多个开孔231以分别外露出该些第二电性连接垫203的上表面。
[0070]如图2B所示，其接续上述的图2A与图2A’，并贴合承载件24于该第一绝缘保护层21的下表面21a，且该承载件24的宽度可大于该基板本体201的宽度，以将该承载件24延伸至该基板本体201的侧表面201c外。该承载件24可为胶片(如单面胶片或双面胶片)、剥离膜(release film)或具有黏着层的承载片等，且该承载片的黏着层面向或贴合该第一绝缘保护层21。
[0071]在本实施例中，该承载件24可仅贴合于该第一绝缘保护层21的下表面21a，而不进一步贴合至该第一绝缘保护层21的开孔211与凹部212中，使得该承载件24的上表面齐平于该第一绝缘保护层21的下表面21a。但在其它实施例中，该承载件24也可进一步贴合至该第一绝缘保护层21的开孔211与凹部212中(请见图4)。
[0072]如图2C所示，设置一具有多个焊垫251的半导体组件25于该第二绝缘保护层23上(或该基板本体201的第二表面201b)，并透过多个导电组件26电性连接该半导体组件25的焊垫251与该基板20的第二电性连接垫203。该半导体组件25可为半导体芯片或半导体封装件等，该些导电组件26可为导电凸块或焊线等。
[0073]此外，可形成底胶27于该半导体组件25与该第二绝缘保护层23 (或该基板本体201的第二表面201b)之间，以藉由该底胶27包覆该些导电组件26(如导电凸块)。
[0074]如图2D所示，形成封装胶体28于该基板20与该承载件24的上表面，以藉由该封装胶体28包覆该基板本体201的侧表面201c、该第一绝缘保护层21的侧表面、该第二绝缘保护层23、该阻挡结构22的一侧表面、该半导体组件25及该底胶27。藉此，即可形成本发明的半导体结构2。
[0075]本发明亦提供一种如图2D所示的半导体结构2，且该半导体结构2主要包括基板
20、第一绝缘保护层21、阻挡结构22以及封装胶体28。
[0076]该基板20可为线路基板、半导体基板或中介板等，并具有基板本体201、多个第一电性连接垫202与多个第二电性连接垫203。
[0077]该基板本体201具有相对的第一表面201a (如下表面)与第二表面201b (如上表面)及侧表面201c，且该基板本体201的第一表面201a定义有电性连接区204 (或植球区)。而该些第一电性连接垫202形成于该基板本体201的第一表面201a并位于该电性连接区204内，该些第二电性连接垫203形成于该基板本体201的第二表面201b。
[0078]该第一绝缘保护层21 (如防焊层)形成于该基板本体201的第一表面201a与该些第一电性连接垫202上，且该第一绝缘保护层21可具有下表面21a、及分别形成于该下表面21a的多个开孔211与多个凹部212，该些开孔211分别外露出该些第一电性连接垫202的下表面202a。
[0079]该阻挡结构22形成于该基板本体201的第一表面201a，且该阻挡结构22位于该电性连接区204外以包围该些第一电性连接垫202，而该阻挡结构22的形状可为方形、矩形、圆形、椭圆形、规则形状或不规则形状。
[0080]在本实施例中，该阻挡结构22可形成于该基板本体201的第一表面201a的周缘201d，且该第一绝缘保护层21形成于该阻挡结构22上并外露出该阻挡结构22的侧表面。
[0081]但在其它实施例中，该阻挡结构22也可形成于该基板本体201的第一表面201a的周缘201d与该电性连接区204之间，并与该周缘201d相隔一间距D，请见图2k，，。
[0082]该阻挡结构22的材质可为导电材料，并可相同或不同于该些第一电性连接垫202的材质。例如，该阻挡结构22的材质相同于该些第一电性连接垫202的材质，并同时形成该阻挡结构22与该些第一电性连接垫202于该基板本体201的第一表面201a上，即可减少该半导体结构2的制程及降低成本。又，该阻挡结构22也可电性连接至该些第一电性连接垫202其中至少一者，以供该阻挡结构22作为电源或接地之用，从而提升该半导体结构2的电性效能。
[0083]该阻挡结构22的材质可为非导电材料或绝缘材料，并可相同或不同于该第一绝缘保护层21的材质。例如，该阻挡结构22的材质相同于该第一绝缘保护层21的材质，并采用相同或重复的方式(如印刷方式)形成该阻挡结构22于该第一绝缘保护层21上(或形成该第一绝缘保护层21于该阻挡结构22上)，即能增加该第一绝缘保护层21或该阻挡结构22的厚度，且能简化制程及降低成本。
[0084]该封装胶体28形成于该基板20与该承载件24的上表面，以藉由该封装胶体28包覆该基板本体201的侧表面201c、该第一绝缘保护层21的侧表面、该第二绝缘保护层23及该阻挡结构22的一侧表面。
[0085]该半导体结构2可包括承载件24，该承载件24贴合于该第一绝缘保护层21的下表面21a，且该承载件24的宽度可大于该基板本体201的宽度，以将该承载件24延伸至该基板本体201的侧表面201c外。该承载件24可为胶片(如单面胶片或双面胶片)、剥离膜或具有黏着层的承载片等，且该承载片的黏着层面向或贴合该第一绝缘保护层21。
[0086]该半导体结构2可包括第二绝缘保护层23 (如防焊层)，该第二绝缘保护层23形成于该基板本体201的第二表面201b与该些第二电性连接垫203上，并外露出该些第二电性连接垫203的上表面。
[0087]在本实施例中，该承载件24可仅贴合于该第一绝缘保护层21的下表面21a，而不进一步贴合至该第一绝缘保护层21的开孔211与凹部212中，使得该承载件24的上表面齐平于该第一绝缘保护层的下表面21a。
[0088]该半导体结构2可包括一具有多个焊垫251的半导体组件25，该半导体组件25设置于该第二绝缘保护层23上(或该基板本体201的第二表面201b)，并透过多个导电组件26分别电性连接至该基板20的该些第二电性连接垫203。该半导体组件25可为半导体芯片或半导体封装件等，该些导电组件26可为导电凸块或焊线等。
[0089]该半导体结构2可包括底胶27，该底胶27形成于该半导体组件25与该第二绝缘保护层23 (或该基板本体201的第二表面201b)之间，以藉由该底胶27包覆该些导电组件26(如导电凸块)。另外，该封装胶体28也可包覆该半导体组件25及该底胶27。
[0090]本发明再提供一种如图3所示的半导体结构3，且图3为绘示本发明的半导体结构3的第二实施例的剖视示意图。图3的半导体结构3与上述图2的半导体结构2大致相同，故相同之处不再重复叙述，其主要差异如下:
[0091]图3的第一绝缘保护层21仅形成于基板本体201的第一表面201a与第一电性连接垫202上，而未形成于阻挡结构22的下表面22a。
[0092]图3的阻挡结构22可形成于该基板本体201的第一表面201a与承载件24之间，而该阻挡结构22的下表面22a可齐平于该第一绝缘保护层21的下表面21a，且该阻挡结构22的厚度(高度)可大于图2D的阻挡结构22的厚度(高度)。
[0093]又，图3的封装胶体28可仅包覆该阻挡结构22的一侧表面，且该阻挡结构22的侧表面可齐平于该基板本体201的侧表面201c。
[0094]本发明另提供一种如图4所示的半导体结构4，且图4为绘示本发明的半导体结构4的第三实施例的剖视示意图。图4的半导体结构4与上述图2的半导体结构2大致相同，故相同之处不再重复叙述，其主要差异如下:
[0095]图4的阻挡结构22形成于第一绝缘保护层21上，亦即该阻挡结构22是形成于该第一绝缘保护层21与该承载件24之间，且该阻挡结构22可位于基板本体201的第一表面201a的周缘201d，而承载件24则进一步贴合至第一绝缘保护层21的开孔211与凹部212中。
[0096]由上可知，本发明的半导体结构及其制法中，主要是形成阻挡结构于基板本体的第一表面(如周缘)或绝缘保护层上，并藉由该阻挡结构包围位于电性连接区内的多个电性连接垫。
[0097]藉此，该阻挡结构可具有足够的厚度(高度)或垫高该绝缘保护层的厚度(高度)，以在如封装胶体的模压过程中，利用该阻挡结构阻挡该封装胶体通过该绝缘保护层与该承载件之间隙或凹部(凹陷)，使该封装胶体不会渗入至该些电性连接垫上，从而避免该封装胶体污染该些电性连接垫的表面，有利后续在该些电性连接垫上分别植接如焊球或进行电性连接作业，进而提尚广品的良率。
[0098]而且，该阻挡结构的材质可相同于该些电性连接垫的材质，并可同时形成该阻挡结构与该些电性连接垫于该基板本体的第一表面上，以减少该半导体结构的制程及降低成本。又，该阻挡结构可电性连接至该些电性连接垫其中至少一者以作为电源或接地之用，从而提升该半导体结构的电性效能。
[0099]另外，该阻挡结构的材质也可相同于该绝缘保护层的材质，并可采用相同或重复的方式(如印刷方式)形成该阻挡结构于该绝缘保护层上(或形成该绝缘保护层于该阻挡结构上)，即能增加该绝缘保护层或该阻挡结构的厚度，且能简化制程及降低成本。
[0100]上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。
【主权项】
1.一种半导体结构，其特征为，该半导体结构包括: 基板，其具有基板本体与多个电性连接垫，其中，该基板本体具有相对的第一表面与第二表面，且该基板本体的第一表面定义有电性连接区，而该些电性连接垫形成于该基板本体的第一表面并位于该电性连接区内； 绝缘保护层，其形成于该基板本体的第一表面；以及 阻挡结构，其形成于该基板本体的第一表面或该绝缘保护层上，且该阻挡结构位于该电性连接区外以包围该些电性连接垫。2.根据权利要求1所述的半导体结构，其特征为，该阻挡结构形成于该基板本体的第一表面的周缘、或该周缘的绝缘保护层上。3.根据权利要求1所述的半导体结构，其特征为，该阻挡结构形成于该基板本体的第一表面的周缘与该电性连接区之间，并与该周缘相隔一间距。4.根据权利要求1所述的半导体结构，其特征为，该阻挡结构的材质为导电材料，并相同或不同于该些电性连接垫的材质。5.根据权利要求4所述的半导体结构，其特征为，该阻挡结构电性连接至该些电性连接垫其中至少一者以作为电源或接地之用。6.根据权利要求1所述的半导体结构，其特征为，该阻挡结构的材质为非导电材料或绝缘材料，并相同或不同于该绝缘保护层的材质。7.根据权利要求1所述的半导体结构，其特征为，该半导体结构更包括承载件，其贴合于该绝缘保护层与该阻挡结构其中至少一者上。8.根据权利要求7所述的半导体结构，其特征为，该承载件为胶片、剥离膜或具有黏着层的承载片。9.根据权利要求1所述的半导体结构，其特征为，该绝缘保护层更形成于该些电性连接垫上，并具有多个开孔以分别外露出该些电性连接垫的下表面。10.根据权利要求1所述的半导体结构，其特征为，该半导体结构更包括半导体组件，其设置于该基板上，并透过多个导电组件电性连接该基板。11.根据权利要求1所述的半导体结构，其特征为，该半导体结构更包括封装胶体，其形成于该基板上且包覆该基板本体的侧表面。12.—种半导体结构的制法，其特征为，该制法包括: 提供一具有基板本体与多个电性连接垫的基板，其中，该基板本体具有相对的第一表面与第二表面，且该基板本体的第一表面定义有电性连接区，而该些电性连接垫形成于该基板本体的第一表面并位于该电性连接区内；以及 形成绝缘保护层于该基板本体的第一表面，并形成阻挡结构于该基板本体的第一表面或该绝缘保护层上，其中，该阻挡结构位于该电性连接区外以包围该些电性连接垫。13.根据权利要求12所述的半导体结构的制法，其特征为，该阻挡结构形成于该基板本体的第一表面的周缘、或该周缘的绝缘保护层上。14.根据权利要求12所述的半导体结构的制法，其特征为，该阻挡结构形成于该基板本体的第一表面的周缘与该电性连接区之间，并与该周缘相隔一间距。15.根据权利要求12所述的半导体结构的制法，其特征为，该制法更包括将该基板上的该绝缘保护层与该阻挡结构其中至少一者贴合于承载件上。16.根据权利要求12所述的半导体结构的制法，其特征为，该绝缘保护层更形成于该些电性连接垫上，并具有多个开孔以分别外露出该些电性连接垫的下表面。17.根据权利要求12所述的半导体结构的制法，其特征为，该制法更包括设置半导体组件于该基板上，并透过多个导电组件电性连接该半导体组件与该基板。18.根据权利要求12所述的半导体结构的制法，其特征为，该制法更包括形成封装胶体于该基板上且包覆该基板本体的侧表面。
【文档编号】H01L23/488GK105826287SQ201510008201
【公开日】2016年8月3日
【申请日】2015年1月8日
【发明人】张翊峰, 蔡芳霖, 陈宏棋, 符毅民, 李雅菁
【申请人】矽品精密工业股份有限公司