用于处理引线框表面的方法及具有经处理的引线框表面的装置的制造方法
【专利摘要】本发明揭示一种用于制造集成电路装置的方法。提供引线框，其具有经配置以接纳集成电路裸片的裸片支撑区域及与所述裸片支撑区域相邻的多个引线框指状件，每一引线框指状件包含所述引线框指状件的一端处的指状件尖端区域。所述引线框经遮蔽使得所述引线框的一或多个区域被覆盖且所述引线框的一或多个区域暴露，其中针对每一引线框指状件，所述相应指状件尖端区域的第一区由所述遮蔽覆盖且所述相应指状件尖端区域的第二区暴露。将所述引线框的所述一或多个暴露区域镀银，使得针对每一引线框指状件，所述相应指状件尖端区域的所述第二区镀银且所述相应指状件尖端区域的所述第一区不镀银。
【专利说明】用于处理引线框表面的方法及具有经处理的引线框表面的装置
[0001 ] 相关申请案的交叉参考
[0002]本申请案主张2013年12月27日申请的第61/921,141号美国临时申请案的权益，所述美国临时申请案的全文并入本文中。
技术领域
[0003]本发明涉及半导体制造，特定来说，涉及一种用于处理引线框表面的方法。
【背景技术】
[0004]许多或大多数集成电路(“1C”)封装在如由JEDECMSL( “水分敏感度等级”)测试所指定的85°C及85%湿度的水分负载要求达168个小时的持续时间后遇到分层。在此上下文中，分层是指归因于模制化合物与镀银区域之间的较差黏着，在镀银引线指状件区域与模制化合物之间的分离。已知镀银具有光滑表面，且因此模制化合物常无法正确黏着到镀敷区域。分层可影响IC封装，从而导致可靠性测试((例如)在对封装施加压力时)期间例如归因于水分、温度或湿度的封装及线接合缺陷。分层还可导致产品现场故障，例如损坏或抬升的线接合。
[0005]因此，需要消除IC封装(例如(举例来说)8LS0IC&28S0IC半导体装置外壳)中的引线指状件分层。JH)EC要求规定在MSL I下使用涂钯铜线的线接合区域上的零分层，MSL I分级指示装置不对水分敏感。必须在允许时间周期(袋外车间寿命)内安装且回焊组件。减少或消除引线指状件分层的一个方式是将装置降级到MSL3，所述分级定义装置被组装于PCB上前最多暴露到环境条件一周。然而，此通常对零件添加大量成本，且当从水分障壁袋取出零件时需要消费者特殊处理零件。
[0006]意在解决此问题的另一方法是移除引线框上的镀银以允许模制化合物增大与引线框的铜表面的黏着。此有助于减少分层，但并未解决问题，因为线接合需要镀银。
【发明内容】
[0007]根据各种实施例，可消除引线框分层，且使线接合工艺更可靠。根据一些实施例，使用机械遮蔽以用于引线框的镀银，所述遮蔽使在引线尖端处暴露铜区域，所述区域因此并不镀银。此减小镀银区域，且增大引线尖端处的铜区域以允许模制化合物(其在IC裸片安装且连接到引线框后施加)完全黏着于引线指状件的铜表面，此可产生并不分层的“锁定”机构。
[0008]揭示提供一种用于制造集成电路装置的方法的一个实施例。提供引线框，其具有经配置以接纳集成电路裸片的裸片支撑区域及与裸片支撑区域相邻的多个引线框指状件，每一引线框指状件包含引线框指状件的一个端处的指状件尖端区域。引线框经遮蔽使得引线框的一或多个区域被覆盖且引线框的一或多个区域暴露，其中针对每一引线框指状件，相应线接合区域的第一区由所述遮蔽覆盖且相应线接合区域的第二区暴露。将引线框的一或多个暴露区域镀银，使得针对每一引线框指状件，相应线接合区域的第二区镀银且相应线接合区域的第一区不镀银。
[0009]在又一实施例中，所述方法进一步包含:将集成电路裸片附接到引线框的裸片支撑区域;将集成电路裸片线接合到多个引线框指状件，其包含将线接合到每一引线框指状件的线接合区域的镀银区，且将模制材料施加于引线框及集成电路裸片上方，使得模制材料直接接触每一引线框指状件的线接合区域的第一、非镀银区。
[0010]在又一实施例中，针对多个引线框指状件中的至少一者，引线框指状件从靠近引线框的裸片支撑区域的第一端延伸到距裸片支撑区域较远的第二端或区域，且线接合区域的第一、非镀银区定位于靠近裸片支撑区域的引线框指状件的第一端处。
[0011]在又一实施例中，针对多个引线框指状件的至少一者，线接合区域的第一、非镀银区按几何形状定位于线接合区域的第二、镀银区与引线框的裸片支撑区域之间。
[0012]在又一实施例中，遮蔽步骤包括遮蔽引线框，使得针对引线框指状件中的至少一者，相应线接合区域的第一区由所述遮蔽覆盖，且相应线接合区域的至少两个第二区暴露，所述至少两个第二区彼此间隔开。
[0013]在又一实施例中，遮蔽步骤包括遮蔽引线框，使得针对引线框指状件中的至少一者，相应线接合区域的第一区由所述遮蔽覆盖，且相应线接合区域的一对第二区暴露，其中第一覆盖区定位于所述对第二区之间。
[0014]在又一实施例中，引线框包含具有线接合区域的至少一个额外引线框指状件，所述线接合区域完全镀银或完全不镀银。
[0015]另一实施例提供一种集成电路结构，所述结构包含引线框，所述引线框包括经配置以接纳集成电路裸片的裸片支撑区域及与裸片支撑区域相邻的多个引线框指状件，每一引线框指状件包含引线框指状件的一个端处的指状件尖端区域。每一引线框指状件的线接合区域包含表面，所述表面包含镀银的第一区及不镀银的第二区。
[0016]在又一实施例中，集成电路结构进一步包含:集成电路裸片，其被安装到引线框的裸片支撑区域;线接合连接，其在集成电路裸片与每一线接合区域的第一、镀银区之间；及模制材料，其被施加于引线框及集成电路裸片上方，其中模制材料直接接触每一线接合区域的第二、非镀银区。
[0017]在又一实施例中，针对多个引线框指状件中的至少一者，引线框指状件从靠近引线框的裸片支撑区域的第一端延伸到距裸片支撑区域较远的第二端或区域，且线接合区域的第二、非镀银区定位于靠近裸片支撑区域的引线框指状件的第一端处。
[0018]在又一实施例中，针对多个引线框指状件中的至少一者，线接合区域的第二、非镀银区按几何形状定位于线接合区域的第一、镀银区与引线框的裸片支撑区域之间。
[0019]在又一实施例中，针对多个引线框指状件中的至少一者，线接合区域的表面包含彼此间隔开的至少一个第二、非镀银区。
[0020]在又一实施例中，针对多个引线框指状件中的至少一者，线接合区域的表面包含一对第二、非镀银区，其中第一、镀银区定位于所述对第二、非镀银区之间。
[0021]在又一实施例中，引线框包含具有线接合区域的至少一个额外引线框指状件，所述线接合区域完全镀银或完全不镀银。
【附图说明】
[0022]下文参考图式论述实例实施例，其中:
[0023]图1展示用于安装集成电路裸片以形成集成电路装置(例如，芯片)的实例引线框；
[0024]图2A说明用于将引线框的引线指状件尖端区域镀银的现存或常规遮蔽；
[0025]图2B展示使用图2A中展示的现存或常规遮蔽的引线框的所得镀银；
[0026]图3A说明根据第一实例实施例用于将引线框的引线指状件尖端区域镀银的实例遮蔽配置；
[0027]图3B展示使用图3A中展示的遮蔽的引线框的所得镀银，所述遮蔽界定引线指状件尖端上的非镀银区域以改进与模制化合物的黏着；
[0028]图4A说明根据第二实例实施例用于将引线框的引线指状件尖端区域镀银的另一实例遮蔽配置；
[0029]图4B展示使用图4A中展示的遮蔽的引线框的所得镀银，所述遮蔽界定引线指状件尖端上的非镀银区域以改进与模制化合物的黏着;及
[0030]图5说明根据实例实施例用于制造集成电路装置的实例过程，所述集成电路装置具有安装到引线框的裸片、形成于结构上方的模制化合物及模制化合物与引线指状件尖端的非镀银区域之间的改进的黏着。
【具体实施方式】
[0031]图1展示在被处理(例如，通过对引线框镀银)、将集成电路(IC)裸片安装到引线框、将IC裸片线接合到引线框、模制引线框且(例如)沿实例切割线CL从较大引线框阵列切割引线框之前的实例引线框10。图1中展示形成有一图案的实例引线框10，所述图案界定经配置以支撑安装到其的集成电路裸片的裸片支撑区或板12、经布置围绕裸片支撑区12(且与之间隔开)的外围的多个引线指状件14及将裸片支撑区12物理连接到包含引线指状件14的引线框10的剩余部分的一或多个连接结构16。每一引线指状件14包含尖端区20，尖端区20靠近裸片支撑区12且经配置用于(例如，通过线接合)电连接到安装于裸片支撑区12上的集成电路裸片。
[0032 ]引线框1可由任何适当材料形成，例如，铜或铜合金、含有镍、钴或铬的铁合金、镍或镍合金或任何其它适当材料。出于论述的目的，本文论述铜引线框;然而，应理解，本文论述的概念不限于铜引线框，而适用于任何其它适当材料的引线框。另外，图1中展示的引线框10的形状及图案仅为实例；引线框10也可具有任何其它适当图案及形状，其包含裸片支撑区或板12、引线指状件14及连接结构16的任何其它适当布置。
[0033]引线指状件尖端区域20可经涂覆或镀敷有任何适当材料以提供安装到引线框10的IC裸片与引线指状件14的材料(在本文论述的实例中为铜)之间的所要电及机械接触(例如，经由线接合)。在(例如)如本文论述的一些实施例中，引线指状件尖端区域20可经涂覆或镀敷有银。在(例如)如本文论述的其它实施例中，引线指状件尖端区域20可经涂覆或镀敷有另一适当材料。
[0034]图2A及2B说明用于将引线框10的引线指状件尖端区域20镀银的现存或常规技术。为施加镀银，使用任何适当遮蔽设备及技术来遮蔽引线框10，且接着，将镀银施加到引线框1的暴露区域。图2A展示实例遮蔽，其中遮蔽在遮蔽边界30b内侧的区域及在遮蔽边界30a外侧的区域，因此暴露在边界线30a与30b之间的引线框10的区域。图2B展示使用图2A的遮蔽配置的镀银的结果。如展示，在每一引线指状件尖端20上界定镀银区40。
[0035]图2A及2B说明用于将引线框10的引线指状件尖端区域20镀银的现存或常规技术。为施加镀银，使用任何适当遮蔽设备及技术来遮蔽引线框10，且接着，将镀银施加到引线框1的暴露区域。图2A展示实例遮蔽，其中遮蔽在遮蔽边界30b内侧的区域及在遮蔽边界30a外侧的区域，因此暴露在边界线30a与30b之间的引线框10的区域。图2B展示使用图2A的遮蔽配置的镀银的结果。如展示，在每一引线指状件尖端20上界定镀银区40。
[0036]图3A及3B说明根据本发明的第一实例实施例用于将引线框10的引线指状件尖端区域20镀银的改进的技术的实例。为施加镀银，使用一或多个物理或机械遮蔽来遮蔽引线框10，使得针对每一引线框指状件14，指状件尖端区域20的第一区被遮蔽且指状件尖端区域20的至少一个第二区通过遮蔽暴露。图3A展示物理遮蔽的实例，所述遮蔽界定包含由边界线50a及50b界定的一对开口的遮蔽图案。根据此遮蔽，针对每一引线框指状件14，最接近裸片支撑区12的指状件尖端区域20的区(指示为区52)经遮蔽以防止那个区镀银。如展示，每一指状件尖端区域20的遮蔽区52可相对于裸片支撑区域12定位于相应指状件尖端区域20的暴露区域内。
[0037]图3B展示使用图3A的实例遮蔽图案的镀银的结果。如展示，镀银区域60界定于每一引线指状件尖端20上，且非镀银区62(对应于图3A中展示的遮蔽区52)相对于裸片支撑区12界定于镀银区60内的每一引线指状件尖端20上。在一些实施例中，遮蔽图案可在每一指状件尖端区域20上界定定位于一对遮蔽区之间的暴露区，使得在镀银后，每一指状件尖端区域20包含定位于两个非镀银区62之间的镀银区60，其中相对于裸片支撑区12，一个非镀银区62定位于镀银区60内，且另一个非镀银区62定位于镀银区62外。
[0038]在一些实施例中，遮蔽完全覆盖或完全暴露至少一个引线指状件尖端20，使得至少一个引线指状件尖端20经完全镀银或完全不镀银。另外，取决于特定实施例，遮蔽可或可不暴露任何连接区16的(若干)区域。
[0039]引线指状件尖端20的非镀银区62减小引线指状件尖端20上的镀银区域，且提供用于在引线指状件尖端20的非镀铜表面与模制化合物之间直接接触的区域，所述模制化合物随后在IC裸片安装到引线框10且电连接(例如，线接合)到每一尖端20上镀银区60处的每一引线指状件尖端20后施加到结构。模制化合物可靠黏着到引线指状件尖端20(在非镀银区62处)的暴露铜，且不同于在模制化合物与镀银之间倾向于随着时间而分层的接口，所述模制化合物不分层。特定来说，通过在朝向尖端20的最远端(靠近裸片支撑区12)的方向上，在每一引线指状件尖端20的端部分处(S卩，超过相应镀银区60)提供非镀银区62，非镀银区62与模制化合物之间的直接接触产生引线指状件14的“锁定”机构，所述机构减少或防止相应镀银区60与模制化合物分层。在引线指状件尖端20与模制化合物之间的此牢固连接允许IC裸片到引线指状件14随着时间的可靠线接合(例如，使用涂钯铜或金线接合)。
[0040]图4A及4B说明根据本发明的第二实例实施例用于将引线框10的引线指状件尖端区域20镀银的改进的技术的另一实例。如在图4A中展示，遮蔽界定数个开口 50c到50h，所述开口暴露下伏引线框10的特定区域。特定来说，针对每一引线框指状件尖端区域20，遮蔽图案使得第一区暴露且在第一区的任一侧上的一对第二区由遮蔽覆盖。
[0041]图4B展示使用图4A的实例遮蔽图案的镀银的结果。如展示，每一引线指状件尖端区域20包含镀银区60、在镀银区60的相对侧上的一对非镀银区62。非镀银区62提供用于引线指状件尖端20的铜表面与随后施加到结构的模制化合物之间直接接触的区域，此可产生引线指状件14与模制化合物之间的“锁定”机构，所述机构减少或防止镀银区60与模制化合物分层。
[0042]应理解，在图3A及4A中展示的遮蔽图案仅为实例，且遮蔽可具有导致个别引线指状件尖端区域20的一或多个非镀银区域以改进与随后施加的模制化合物的黏着的任何其它适当图案。
[0043]图5说明根据实例实施例用于制造集成电路装置190的实例过程100。在步骤102提供界定IC装置衬底阵列152的晶片150。在步骤104，例如使用环氧树脂及/或安装带将晶片150安装到晶片安装件154。在步骤106，如由切割线160指示，使用晶片锯切割晶片。在步骤108，在晶片上执行遮蔽及镀银工艺，使得每一引线框10的引线框指状件尖端20具有一或多个非镀银区域62(例如，如上文论述)。举例来说，可在步骤108使用例如在图3A或4A的实例实施例中展示的遮蔽。
[0044]在步骤110，IC裸片经挑选且(例如，使用环氧树脂170及固化过程)附接到每一引线框10的裸片支撑区12。在步骤112，每一裸片(例如，使用涂钯铜或金线接合180)线接合到相应引线框10的每一引线框指状件尖端20的镀银区60。在步骤114，在塑料或其它适当模制化合物中模制结构。如上文论述，引线框指状件尖端20的非镀银区域62直接接触模制化合物，且提供牢固黏着，从而将模制化合物锁定到引线框指状件14。在步骤116，晶片经标记且分割，而导致多个离散IC装置/芯片190。
[0045]上文的教示可提供各种优点。首先，可消除或实质上减少引线框与模制化合物之间的分层。因此，产生的装置可更可能满足JEDEC MSLl可靠性标准。此外，产生的IC装置的产品可靠性及寿命可延长。可实质上减少或消除现场故障中抬升、损坏线接合的发生及对应的消费者申诉。此外，相较于例如将装置降级到MSL3的解决方案，所揭示的解决方案可(例如)通过消除干燥封装的需要，提供封装方法中的成本节省。最后，归因于无烘烤过程，可减少生产周期时间。
[0046]尽管在本发明中详细描述所揭示的实施例，但应理解，在不背离所述实施例的精神及范围的情况下可对其做出各种改变、替换及更改。
【主权项】
1.一种用于制造集成电路装置的方法，所述方法包括: 提供引线框，其包括: 裸片支撑区域，其经配置以接纳集成电路裸片;及 多个引线框指状件，其与所述裸片支撑区域相邻，每一引线框指状件包含所述引线框指状件的一端处的指状件尖端区域； 遮蔽所述引线框，使得所述引线框的一或多个区域被覆盖且所述引线框的一或多个区域暴露，其中针对每一引线框指状件，所述相应指状件尖端区域的第一区由所述遮蔽覆盖且所述相应指状件尖端区域的第二区暴露;及 将所述引线框的所述一或多个暴露区域镀银，使得针对每一引线框指状件，所述相应指状件尖端区域的所述第二区镀银且所述相应指状件尖端区域的所述第一区不镀银。2.根据权利要求1所述的方法，其进一步包括: 将所述集成电路裸片附接到所述引线框的所述裸片支撑区域； 将所述集成电路裸片线接合到所述多个引线框指状件，此包含将线接合到每一引线框指状件的所述指状件尖端区域的所述镀银区;及 在所述引线框及集成电路裸片上方施加模制材料，使得所述模制材料直接接触每一引线框指状件的所述指状件尖端区域的所述第一、非镀银区。3.根据权利要求1所述的方法，其中，针对所述多个引线框指状件中的至少一者: 所述引线框指状件从靠近所述引线框的所述裸片支撑区域的第一端延伸到距所述裸片支撑区域较远的第二端或区域;及 所述指状件尖端区域的所述第一、非镀银区定位于靠近所述裸片支撑区域的所述引线框指状件的所述第一端处。4.根据权利要求1所述的方法，其中，针对所述多个引线框指状件中的至少一者，所述指状件尖端区域的所述第一、非镀银区按几何形状定位于所述指状件尖端区域的所述第二、镀银区与所述引线框的所述裸片支撑区域之间。5.根据权利要求1所述的方法，其中所述遮蔽步骤包括遮蔽所述引线框，使得针对所述引线框指状件中的至少一者，所述相应指状件尖端区域的第一区由所述遮蔽覆盖，且所述相应指状件尖端区域的至少两个第二区暴露，所述至少两个第二区彼此间隔开。6.根据权利要求1所述的方法，其中所述遮蔽步骤包括遮蔽所述引线框，使得针对所述引线框指状件中的至少一者，所述相应指状件尖端区域的第一区由所述遮蔽覆盖，且所述相应指状件尖端区域的一对第二区暴露，其中所述第一覆盖区定位于所述一对第二区之间。7.根据权利要求1所述的方法，其中所述引线框包含具有指状件尖端区域的至少一个额外引线框指状件，所述指状件尖端区域完全镀银或完全不镀银。8.—种集成电路结构，其包括: 引线框，其包括: 裸片支撑区域，其经配置以接纳集成电路裸片;及 多个引线框指状件，其与所述裸片支撑区域相邻，每一引线框指状件包含所述引线框指状件的一端处的指状件尖端区域； 其中每一引线框指状件的所述指状件尖端区域包含表面，其包含: 第一区，其被镀银;及 第二区，其不镀银。9.根据权利要求8所述的集成电路结构，其进一步包括: 集成电路裸片，其被安装到所述引线框的所述裸片支撑区域； 线接合连接，其在所述集成电路裸片与每一引线框指状件尖端区域的所述第一、镀银区之间；及 模制材料，其被施加于所述引线框及集成电路裸片上方，其中所述模制材料直接接触每一引线框指状件尖端区域的所述第二、非镀银区。10.根据权利要求8所述的集成电路结构，其中，针对所述多个引线框指状件中的至少一者: 所述引线框指状件从靠近所述引线框的所述裸片支撑区域的第一端延伸到距所述裸片支撑区域较远的第二端或区域;及 所述指状件尖端区域的所述第二、非镀银区定位于靠近所述裸片支撑区域的所述引线框指状件的所述第一端处。11.根据权利要求8所述的集成电路结构，其中，针对所述多个引线框指状件中的至少一者，所述指状件尖端区域的所述第二、非镀银区按几何形状定位于所述指状件尖端区域的所述第一、镀银区与所述引线框的所述裸片支撑区域之间。12.根据权利要求8所述的集成电路结构，其中，针对所述多个引线框指状件中的至少一者，所述指状件尖端区域的所述表面包含彼此间隔开的至少两个第二、非镀银区。13.根据权利要求8所述的集成电路结构，其中，针对所述多个引线框指状件中的至少一者，所述指状件尖端区域的所述表面包含一对第二、非镀银区，其中所述第一、镀银区定位于所述一对第二、非镀银区之间。14.根据权利要求8所述的集成电路结构，其中所述引线框包含具有指状件尖端区域的至少一个额外引线框指状件，所述指状件尖端区域完全镀银或完全不镀银。
【文档编号】H01L23/495GK105849900SQ201480070939
【公开日】2016年8月10日
【申请日】2014年12月23日
【发明人】J·D·费尔南德斯, 埃克高柴·根加南塔诺, G·佩尔扎诺斯基, T·顺托内维帕塔, O·马布塔斯
【申请人】密克罗奇普技术公司